数字信号实时处理

关键词： 信号 处理 分析仪 音频

数字信号实时处理（精选十篇）

数字信号实时处理 篇1

随着国民经济的不断发展,音频信号的分析和处理技术被广泛的运用于生活的各个角落,在科学研究和市场应用方面,对于语音信号的处理精度要求越来越高,功能要求越来越多。目前,大多数音频信号处理仪不但体积大而且价格贵,在一些特殊方面难以普及使用,而嵌入式系统分析仪具有小巧可靠的特点,所以开发基于DSP的嵌入式音频分析仪具有很好的现实意义,用有广阔的市场空间。

1 系统的工作原理

本音频信号分析系统由阻抗变换电路、程控放大电路A、B、C、D,模拟通道、带通滤波器、真有效值检波电路,频率测量电路、A/D、DSP及FPGA组成,总体框图如图1所示。系统在工作时,输入信号先经过阻抗变换电路,由4条程控放大支路对信号进行不同倍数的放大,DSP通过模拟通道选择合适的放大信号,送入20Hz~10KHz的带通滤波器滤波,再由真有效值检波电路,频率测量电路分别测出信号有效值,频率;同时控制A/D对信号采样,采样数据存入EP2C35F672C8的片上RAM中,由TMS320F2812读取采集的数据,首先算出信号频谱,再根据信号功率的定义算出功率谱,以及周期性,失真度等参数,最后将信号的频谱等参数在LCD上显示[1]。

2 系统主要硬件的设计

2.1 程控放大电路设计及计算

程控放大电路将不同幅度的输入信号进行处理,使之成为适合A/D采样的信号。后级A/D采用TI公司的PCM3010,其最大输入电压为3Vp-p;实际测量中,P C M 3 0 1 0在输入信号峰峰值在25m V~2.5V的范围内效果最好,综上,我们将程控放大电路分为4条放大支路,其具体的信号输入幅度与增益的关系如表1所示。

2.2 模数转换电路(A/D)

模数转换器采用TI公司的立体声音频编码解码芯片PCM3010,它的输入电压范围为3Vp-p,内部有一个最高采样率为96k Hz的24-Bit A/D,且片上集成了一个截止频率为0.84Hz的高通滤波器(fs=44.1k Hz)。我们使用其中一个声道对信号采样,经测试,PCM3010在25m V~2.5V内采样效果最好,精度很高。其原理图如图2所示。

3 系统算法与软件设计

3.1 软件整体思想与风格

TMS320C2000系列是美国TI公司推出的最佳测控应用的定点DSP芯片,而TMS320F2812系列是TI公司最新推出的DSP芯片,是目前国际市场上最先进、功能最强大的32位定点DSP芯片。它既具有数字信号处理能力,又具有强大的事件管理能力和嵌入式控制功能,特别适用于有大批量数据处理的测控场合,如电力电子技术应用、智能化仪器仪表及电机、马达伺服控制系统等。本系统的算法主要在该芯片上实现[2]。

FPGA采用Altera公司的Cyclone II系列的EP2C35F672C8,Cyclone II FPGA从根本上针对低成本进行设计,并以低于ASIC的成本实现了高性能和低功耗。Cyclone II器件提供针对各种用户定制的FPGA特性,其密度分布范围广,含有丰富的存储器和嵌入式乘法器,并提供多种封装选择。Cyclone II器件还支持常见的各种外部存储器接口和I/O协议,综上,EP2C35F672C8很适合本系统的设计[3]。

3.2 功率、失真度计算方法

设v(t)为信号的瞬时电压值,在[0,t]时间内,阻抗R上消耗的能量:

若A/D以采样率fs抽样电压值,每两次采样值之间的时间间隔为:

在N∆t的时间内,总能量:

已知N点FFT转换的频谱为:

其中X[k]表示第k个频率点的复数值,ak和bk是它的实部和虚部,将X[k]取模后得到实序列。则总功率,各频率分量的功率

根据失真度的定义,在得到信号总功率和某频率点的功率后,就可以计算信号的失真度η。公式为:

式中Po为总功率,Pk为序列基波频率的功率。在实际测量中,信号总功率测量可以由AD637真有效值检波电路实现,基波频率的功率可以通过FFT求出,再代入公式就得到失真度[4]。

3.3 周期性计算方法

相关函数可以用来测定信号间的相似性,周期信号的自相关函数也是周期信号,而且周期与原信号相同。如果两个信号完全不同,相关函数接近于零;如果两个信号波形相同,就会在超前或滞后一个周期处出现峰值,即呈现周期性。所以在本系统中,判断序列的周期性可以转换为判断序列的相关性。

若有一采样序列{y(n)},设其周期为N,现从中抽取两段M点的样本序列{x(m)}和{x(m+i)},其相关函数r[i]为:

当i=0时,序列r[i]取得最大值r[0],即序列{x(m)}的自相关函数;若当i=i0时,r[i0]=r[0],则可以认为序列{y(n)}为周期序列,且周期为i0;若当i≠0时,r[i]≠r[0],则可认为序列{y(n)}为非周期序列。实际计算中,周期信号数据受到干扰产生失真,计算出的周期可能是该信号最小周期的整数倍。

4 测试数据与分析

4.1 使用仪器及型号

联想电脑:AMD Triple-Core Processor2.10GHz CPU,1.87GB内存

60M数字存储示波器:型号Tektronix TDS1002

数字信号源:型号Agilent 33120A;SG1040数字信号发生器

万用表:型号FLUKE17B

4.2 主要测试结果

输入信号为1VP-P,频率为1k Hz时频谱如图3所示。失真度为η=0.065%,周期性t=1.002ms。

5 结束语

基于DSP的嵌入式实时数字信号分析系统通过DSP与FPGA结合的方式,能够对实时的数字信号进行测量,并计算出频谱,周期性等相关参数,测量精度高,效果好。并且利用嵌入式设备所具有的优点,使设备便于携带,适用于各种科研及工业操作现场。该系统在数字信号处理领域具有广泛的应用前景和市场空间。

参考文献

[1]黄根春.电子设计教程[M].北京:电子工业出版社,2007.

[2]苏奎峰.TMS320F2812原理与开发[M].北京:北京航空航天大学出版社,2008.

[3]夏宇闻.Verilog数字系统设计教程[M].北京:北京航空航天大学出版社,2006.

数字信号实时处理 篇2

应用MATLAB进行语音信号的处理是与我们所学课程及专业紧密相连的，有着很强的实践性。做这个课程设计的时候，并不是非常的顺利，我也有遇到很多困难。刚开始，我用自己的mp3录制的一个wav文件做语音信号处理，程序始终现实如下错误提示：

??? Error using ==> wavread Error using ==> wavread Data compression format(IMA ADPCM)is not supported.我在查阅了很多资料，在网上也查阅相关信息，花费了大量时间也没找出结果，最后发现在WAV格式的语音文件有两种格式，即PCM格式和IMA ADPCM格式，而在MATLAB中用wavread函数进行语音处理时，并不能直接处理IMA ADPCM格式的语音信号，经过格式转换之后（选择PCM格式），我运行出了正确的结果。刚开始由于对滤波器的滤波原理并不是很了解，于是我又翻出学过的数字信号处理课本，认真研究起各种滤波器了，这才使我明白了大多数滤波器是如何工作地，不再单单只是懂理论，理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论。实验过程中，我感觉到初始语音信号和滤波输出后的语音信号在音色上有一定的差别，这说明了信号在处理、传输过程中有损耗。不管对于什么样的课题，其实也是有很多东西可以发掘的，这需要我们在平时多积累，多思考，只有这样，才能取得更大的进步，才能学有所用，学有所长。

通过这次设计，进一步加深了对数字信号处理的了解，让我对它有了更加浓厚的兴趣。通过这次课程设计使我懂得了，平时的理论知识只有通过自己动手做一个课题，从做这个课题的过程中发现问题，解决问题，这个学习的过程，会比我们平时只通过课堂上听讲得到的知识更加生动立体，跟让人记忆深刻。在设计的过程中，我发现同学间的互帮互助真的很重要。当我们有问题的时候，大家一起讨论，将自己的观点表达出来，当发现别人的观点与自己的不同的时候，我们通过查阅资料找到最终正确的答案，这个过程是互利互惠的。这也培养了我们以后走上工作岗位后的团队精神，对我们以后的为人处世都有很大帮助。同时我们在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。

无线电数字信号处理 篇3

【关键词】无线电;软件无线电;数字信号处理技术

在无线电通信飞速发展的今天，数字无线电信号处理技术也有了新的要求。为了满足新的技术标准和要求，推广无线电技术的发展和应用，进一步加强研究无线电数字信号处理技术显得尤为重要，其成为了业界广泛关注的焦点，是目前针对数字信号处理技术研究方向中的一个重要课题。

一、无线电、软件无线电、数字信号处理技术的概念

1.无线电的概念介绍

早在1893年，无线电便被国外科学家尼古拉·特斯拉发明，这是无线电通信技术第一次被公开展示。那么，所谓无线电，是指在所有自由空间（包括空气和真空）传播的电磁波，是其中的一个有限频带，上限频率在300GHz（吉赫兹），下限频率较不统一，在各种射频规范书里，常见的有3KHz～300GHz（ITU-国际电信联盟规定），9KHz～300GHz，10KHz～300GHz。

2.软件无线电的概念介绍

软件无线电的发明起源于20世纪90年代，是目前较为流行并被广泛应用的新型无线电通信技术，可以把它看做作是具有智能化的无线电。软件无线电是指一种无线电广播技术，它基于软件定义的无线通信协议而非通过硬连线实现。其英文缩写为SDR。换句话来讲，频带、空中接口协议和功能可通过软件下载和更新来升级，而不用完全更换硬件。同时，软件无线电具有随环境变化参数，更有效、智能的利用资源的优势。

3.数字信号处理技术的概念介绍

回顾数字信号处理技术的发展历程，它已经历了五个不同的发展时期。从上个世纪70年代到如今的21世纪，数字信号处理技术在经历了漫长的演变和研究探索之后，终于变得逐渐成熟，被广泛应用到人们的日常生活当中，具有广阔的市场前景。那么，何为数字信号处理技术呢？它被定义为是将信号以数字方式表示并处理的理论和技术。数字信号处理与模拟信号处理均是新号理的子集。通俗来讲，数字信号处理技术，就是一种采用数值计算方式来对信号进行加工的理论与技术，其英文简称为DSP。

二、数字无线电与软件无线电的关联性

无线通信的发明与发展，对人类文明和信息技术的进步起到了重大的作用。通信系统通常被分为两大类，模拟和数字。其中，信息的传递和描述是通过模拟形式来实现的。所以模拟通信技术便应运而生，广泛被应用到了电视、广播等领域里。而由于数字信号在理论上存在着一定优势，所以信息数字化成为了一种趋势，数字通信技术迅速兴起，为多媒体通信的实现，提供了有力的保障。其实，数字通信技术已经具备了数字无线电的特征，数字无线电技术由于自身包括多项技术，其更多的旨在为数字信号处理、基带信号处理、调制与解调等进行服务。从另一种程度意义上来讲，是数字信号处理理论上的提高推动了数字无线电技术的发展，而数字无线电技术的他、日渐成熟又为新型的软件无线电的提出和应用做了铺垫。

软件无线电早年一直应用于各国的军事建设领域，在不断研究发展后，被应用到了民间的通信领域。它的迅速发展很好的解决了目前通信系统技术标准复杂多样，难以兼容统一的难题，并且由于其本身具有可编程的特性，很好地实现了老旧设备也能经济升级的愿望。那么，从数字无线电到软件无线电，前者成为了后者发展实行的前提与基础，而后者变成了前者最终的演变趋势。数字无线电作为一种技术手段，更倾向于对无线通信系统实施描述;软件无线电则让数字无线电技术变得更抽象，是一种全新的无限通信系统，可称为数字無线电的升级版。

三、数字信号处理技术与软件无线电结构的特点

数字信号处理技术由于具备很强的稳定性，并对环境中的温度、噪音有着很强的适应性，所以得到了广泛的发展和应用。其实质上就是通过对数据的变换和提取，进而转换，变为能让机器与人识别的形式。鉴于其可以利用软件来对参数实行修改处理，不难看出它有着很强的灵活性。

软件无线电的结构有着开放性与可编程性的特点，非常有益于硬件设备的升级、扩展。这种种优势必将使无线电通信系统更具备可靠性、灵活性、兼容性。软件无线电的结构特点，还能减少无线电设备维护费用，节约成本。

四、软件无线电数字信号处理技术

1.对数字信号的高速处理

利用软件无线电技术来对基带、调制解调和数字上下变频等问题进行处理。基于其本身结构特性，更好地把各个器件结合在一起，提高单片的可编程性，从而完成解扩和解跳的工作部分，实现更多的功能效果。此外，还可以采用多芯片同时并用的方法来避免出现单编程器件无法满足处理能力的情况。

2.A/D与D/A转换器件的应用

软件无线电本身的结构特点对于A/D和D/A转换器件的要求很高，采样速率和采样精度成为了关键因素。其中，影响采样速率的是信号带宽，在实际中一般取信号带宽的2.5倍，同时必须注意转换器件的范围值符合软件无线电的标准要求。例如：某A/D转换器件，其动态范围在100-120dB之间，输入信号频率的最大范围在1～5GHz，这种情况就符合无线电的标准。

3.DSP与FPGA技术的结合

所谓DSP，是一种数字信号处理器，被广泛应用到无线电技术当中。通过对DSP进行改制、制造出专用芯片，并做成集成电路，进而做到降低功耗、减小尺寸、提高处理数字信号技术的性能。而FDGA作为现场可编程的逻辑门阵列，拥有着DSP的所有优势，并且在性能上已超过了它。那么如果将DSP与FPGA技术相结合，必定会实现无线电与硬件的完美结合。运用FPGA对接口的处理，更好地与DSP有效连接，从而达到提高系统效率降低经济成本的目的。

五、总结

总之，在信息网络迅猛发展的今天，数字信号处理技术必将朝着性能更强、更专业化、标准化的方向发展，通过利用无线电通信技术，将会大大促进数字信号处理能力的发展，从而被广泛的应用到实际生活当中，更好地满足社会的发展和人民的需求。

参考文献

[1]李宏俊.数字信号处理技术的发展趋势分析[J].电子制作，2013，14：101.

[2]谢佑兴.数字信号处理的基本内容、应用及其发展动向[J].军事通信技术，1982，01：42-61.

雷达信号参数测量实时处理软件设计 篇4

某雷达信号模拟辐射源由多个波段设备组成,该系统要求实时监测模拟辐射源主动发射的参数已知的雷达模拟信号,提供载频,脉宽和脉冲到达时间(TOA)等测量参数。

适用本软件的硬件载体模块是设备中的参数测量模块,该模块主要实现对射频下变频到宽带中频的信号直接采样,采样后的信号直接进入FPGA芯片使用本软件处理。为减少设计的复杂性和系统设备量,系统要求各波段射频下变频到统一高中频,该中频大于300 MHz,信号带宽大于100 MHz,而采用的参数测量模块的采样时钟最高不超过200 MHz,由于信号中频频率远大于采样频率,因此本模块模拟信号采样形式是欠采样。如何有效地对欠采样的大带宽,高中频信号进行实时处理及传输,由本软件创新实现。本软件设计思想和方法可适用于通信,雷达及电子对抗领域。

1 设计思路

参数测量中的主要参数-频率参数的测量是难点。本软件提出了基于数字下变频(DDC)的数字正交化,用CORDIC算法实现的相位测量,再用直接相位差法数字瞬时测频的方法,最后在FPGA中完成工程实现,该方法适用于单频脉冲信号的高精度,快速实时频率测量,在窄脉冲的情况下也可以获得比较好的测量精度,同时该方法也适用于线性调频信号的调频参数测量(本项目主要测量脉冲单频信号)及其他参数测量。

本软件中处理的采样数字中频信号为:多种频率类型,多种调制样式,多种重频类型,常规脉冲脉宽跨度大:从几百纳秒到几百微秒;重频变化多:几十赫兹到几十千赫兹,在工作频带内伪随机捷变频。射频下变频到模拟中频的带宽大于100 MHz,而选用硬件模块采样时钟最高为200 MHz。因此主要的宽带处理要在数字化后的FPGA中用软件实现。一般取信号带宽为不超过采样时钟的40%,因此在这里信号采样后有部分混叠。针对既成的硬件条件,本模块采取变时钟采样,子带处理的设计思想:根据波段码和频段码将大于100 MHz的中频信号带宽分成4个子频带,每个子频带带宽为40 MHz。该子带的划分的前提是信号不混叠,依据是带通信号的采样定理,然后由软件分别对落入4个子带的不同脉宽的单频信号进行实时信号处理。

数字下变频(DDC)后的数字测频采用直接相位差法[1],直接相位差法测频的基础是I/Q基带信号的数字鉴相,传统数字鉴相的方法中的NCO是ROM查找表法,该方法缺点是当精度要求较高时ROM表非常大,本设计中采用CORDIC算法来实现数字鉴相。直接相位差法频率测量的基本思路是首先获得输入信号的I/Q复信号,通过CORDIC算法流水迭代获得瞬时相位值,然后计算相邻样本点的相位差,根据相位差以及采样间隔就可以获得信号的频率值。

2 CORDIC算法原理

本软件中数字下变频(DDC)是采用CORDIC算法[2]实现的数字本振NCO级联数字滤波器的设计,该方法特别适合FPGA实现,优点是高速流水线实现,不需要占用FPGA片内ROM资源,是以时间换资源。求模模块的数字下变频(DDC)中NCO也采用CORDIC算法实现,另外瞬时测频中采用CORDIC算法来流水迭代求相位,因此本软件中CORDIC算法被多处运用。

CORDIC算法全称:基于坐标旋转数字式计算机,最早是J.Volder于1959年提出,该算法包括旋转模式和向量模式,可进行向量旋转求三角函数,反三角函数和求向量的模等运算,算法的基本思想是通过一系列固定的,与运算基数相关的角度的不断正负偏摆以逼近所需的旋转角度。以后,J.Walther提出了统一的改进型,CORDIC算法可工作在6种不同的模式,其中,CORDIC算法的基本原理如下所示:

式中:(xi,yi)为输入矢量;(xi+1,yi+1)为输出矢量;αi是每次旋转角度;di是每次迭代旋转的方向;+1表示逆时针旋转,-1表示顺时针旋转。di=sign(zi)是旋转模式的旋转方向,对于向量模式:di=-sign(yi),求正弦,余弦值是用旋转模式,初值x0=x,y0=0,当n→∞,|z n|→0,则得xn=kx0cos z0,yn=kx0sin z0。数字下变频中的NCO就是用CORDIC算法的旋转模式求正弦、余弦。求相位是用向量模式:旋转的目标是使y趋近于0。CORDIC算法通过n次微旋转αi来获得φ的相位值,由zi+1=zi-di⋅αi,则当n→∞,|y n|→0,zi→φ=arctan(yi/xi),从而完成输入向量(xi,yi)的相位提取。

由于CORDIC算法可采用流水线型蝶形旋转结构实现,特别适合FPGA技术的实现,同时每级流水线只包括加减法,移位寄存器和tan-1(2-i)系数存储器,适用FPGA实现时占用的逻辑单元以及存储器资源比较少,如果输入的I/Q信号位数足够高,同时CORDIC算法流水线技术合适,可以获得高精度的相位输出。

本软件运行的FPGA芯片是EP2SGX90EF1152,该芯片包含90 960个逻辑单元,总RAM存储位4 520 448 b,嵌入式乘法器(18 b×18 b)192个。所有资源足以完成CORDIC算法和数字下变频(DDC)算法。

3 软件功能及构成

本软件主要完成雷达模拟辐射源多个波段信号参数实时处理,包括实现数字下变频(DDC)和信号参数实时测量,数据实时传输等。利用数字接收机的方法(或称数字鉴相法)对宽带高中频信号进行数字下变频,得到数字正交的基带复信号,再利用直接相位差法求信号频率参数。用计数器法求脉宽和脉冲到达时间(TOA)参数,利用秒脉冲接续计得脉冲的GPS时间参数。最后对测得的结果参数打包形成脉冲描述字(PDW)并实时上报。本软件是用Verilog硬件描述语言编程[3,4]在FPGA中实现硬件DSP功能。其中数字下变频(DDC)模块和频率测量模块以及CORDIC算法的实现没有采用ALTERA公司的IP核,为独立编程实现。

本软件包括以下几个主要功能子模块:数字下变频模块,频率测量模块,RS 422异步接口模块,数据求模模块,数据处理及实时传输模块等。

组成框图如图1所示,该框图也是本软件顶层软件的信号流程框架。

4 设计实现

经采样的中频信号进入数字下变频(DDC)模块,数字下变频的原理[5,6,7]如下:

设输入模拟中频信号为:

采样后得到序列:

式中ωc=2πf0fs。

本地数字振荡器(NCO)产生的正交信号为:cosωcn和sinωcn,与中频信号在混频器相乘后得:

通过低通滤波器,滤除带外倍频分量后可以得到有用的正交I/Q复信号:

由于信号的采样频率较高,也就是式(3)的I(n),Q(n)速率较高,一般远大于窄带信号的带宽,这时可对其进行速率转换(抽取)以降低此时的输出速率。以上的推算中数字混频实现了频谱搬移,数字滤波和抽取实现了有用信号提取。通常的DDC滤波器设计[8]是采用积分梳状(CIC)滤波器或半带(HB)滤波器作预处理,后用FIR滤波器做进一步成形滤波处理。本设计中信号带宽较宽,所以不适合采用CIC滤波器,而采用半带(HB)滤波器级联FIR滤波器的结构。数字下变频框图如图2所示。

半带滤波器适用于抽取率为2n情况,计算效率高,实时性强,半带滤波器特性有:滤波器偶数序列号(不包括0)冲击响应为0;HB滤波器频率输出抽取1/2后过渡带有混叠,通带无混叠;HB滤波器要求通带和阻带纹波相等。

根据HB滤波器特点以及滤波器系数对称性设计的HB滤波器需要的乘法器的数目是普通FIR滤波器的1 4,设计结构采用常用的横向滤波器结构,适合FPGA高速实现,一般作为DDC的前级滤波器。HB滤波器实际上是一种特殊的FIR滤波器。

图2DDC中有限冲击响应(FIR)滤波器主要目的是对整个通道信号进行整形滤波,作为基带低通滤波器,由于FIR滤波器位于半带(HB)滤波器之后,经过抽取数据率相对较低,因此阶数可以设计的比较高,可以获得较好的性能(通带纹波,阻带衰减以及过渡带带宽等)。一般常用的FIR滤波器是线性相位的,具有系数对称结构,总运算量可减少一半。DDC输出的高信噪比,高镜像抑制度I/Q复信号可以作为后续的频率测量和脉宽测量的输入信号。

在数字下变频模块中,本振信号的频率字(FTW)受控于频段码和波段码,根据不同的码值加载不同的频率字。数字本振(NCO)是利用CORDIC算法迭代实现的,数字混频是采样的数字信号与数字本振NCO相乘,实现了该频段的频谱搬移,之后是滤波处理,相乘后的信号经18级半带滤波器滤波并二分之一抽取,再经32阶FIR滤波器滤波并二分之一抽取,最终数据率降为原采样率的1 4,得到正交的I,Q信号。

模拟信号的瞬时频率f(t)与瞬时相位φ(t)的关系为:f(t)=[dφ(t)]dt,则在数字域瞬时频率fi和瞬时相位φi的关系为:fi=(φi+1-φi)(2πTs),φi为CORDIC算法计算获得的第i个样本点的相位值,Ts为采样间隔。频率测量模块就是利用上述数字下变频模块的I/Q信号,用直接求相位差的方法测频,即先求相位φi,φi=tg-1(Q(i)/I(i)),Q(i),I(i)分别为正交双通道下变频值,再计算相邻点之间的相位差Δφi,依据相位差可测得到信号的频率值fi,若是用查找表法求相位,要用很大的ROM资源存储(Q(i)/I(i))映射到φi的值。本软件采用CORDIC算法多次迭代求相位φi。相位的精度取决于迭代的次数,迭代的次数越多,越无限逼近实际相位。但是受限于窄脉冲的测量,迭代次数又不能太长,太长则无法有效测得窄脉冲的相位和频率,本系统的最窄脉冲为0.5μs,本模块中相位是根据CORDIC算法的矢量模式取23级流水迭代而得。该模块频率值用30位二进制数表示,精确到赫兹。实际测的频率值是中频的频偏值,最终的射频频率值在数据处理和传输模块中考虑不同情况分别计算。由于直接相位差法测频对噪声的影响比较敏感,因此最后需通过多点平均可获得高精度的频率。

将中频采样的中频信号送入信号求模模块,同样先将信号数字下变频(DDC),由于信号脉宽与采样的样本点有关,样本点越多,分辨率越高。为提高脉宽测量的精度,中频经数字下变频滤波后的数据只1/2抽取。直接经32阶FIR滤波器滤波并1/2抽取后数据率降为原来的1/2,将该信号送入信号求模模块,对正交的I/Q信号求模,也就是数字检波,以往的求模也是采用ROM查找表法,在不影响精度的前提下求模采用近似算法[9],该算法只有乘加运算,适合在FPGA中运用,计算公式如下:

abs(L)=max(abs(I),abs(Q))abs(S)=min(abs(I),abs(Q))

模值:

近似求模运算法最大偏差不超过0.12 dB。

因为求模并不是目的,求模只是为了提取脉冲沿的信息,有了沿的信息就可得到脉冲到达时间及脉宽信息。根据求得的模值特征设定比较门限,当模值超过门限时即可判定是脉冲信号,当判定是上沿时开始计数,当判定是下沿到达时停止计数,计算上下沿的总长度即为脉宽,本摸块的脉宽测量精度可达20 ns左右。

RS 422异步接口模块主要是实现直接对计算机板的RS 422异步串口通信,用以接收计算机发送过来的GPS时间数据,RS 422串口波特率是14 400 b/s,发送数据8位,起始一位0,停止一位1,每个字节共10位,接收任务是该模块通过用将采样时钟经数字锁相环锁相输出的16倍串口波特率的时钟将RS 422串口数据可靠地接收下来,确保在数据中间取数,每个字节先发低位,依据该GPS时间数据结合秒脉冲在本模块内继续计时,以供数据传输时实时取数打包结合其他参数形成脉冲描述字。

数据处理及实时传输模块:本模块先对来自频率测量模块的频率值作自适应多点求均值处理,所谓自适应即是自动调整求均值样本点数,有8点平均,16点平均,32点平均等,因为CORDIC算法采用了23级流水迭代,在窄脉冲的情况下有效数据只有一两个,因此在满足窄脉冲测量精度的前提下,尽可能采用多点平均,这样可提高宽脉冲的测频精度。再结合各波段各频段的情况计算出此时模拟辐射源的射频频率值。最终上传的频率值是发射射频信号频率值,需重新计算射频频率值,计算公式为:射频频率值=各波段中心频率值+各频段中心频率值+频偏值,此时的频率值为30位,精确到赫兹,受高重频传输数据的限制,不可能传输长序列数据,在满足测量指标要求前提下对频率值作截位处理,用19位二进制数表示,此时频率值精确到1 kHz。

本软件有一个200 MHz计数器作为本机秒脉冲接续计数的时钟,秒脉冲的前沿触发复位并开始计数,循环计数,因此秒脉冲的计数精度为5 ns。脉冲到达时间TOA的计算是当判定的脉冲上沿到达时记下此时的计时的时间值。因此TOA的精度也为5 ns。

另外来自RS 422接口模块的GPS时间数据在此接续计时,形成时分秒时间值,该时间值也比外送的GPS时间值精度高得多,这都得益于FPGA采用了EP2SGX90系列器件,能够运行200 MHz时钟。最后GPS计时值与频率值,脉宽值和TOA值按传输协议形成脉冲描述字(PDW)通过RS 422同步串口以10 Mb/s数据率实时发送出去,传输是当最后一个测量参数计算出来后开始打包发送。参数测量数据为同步串行一帧一帧传输,每帧88 b,每个重频周期传送一次,数据格式为:字头5H(4 b)+GPS时分秒(17 b)+频率值(19 b)+脉宽(16 b)+TOA值(28 b)+字尾AH(4 b)。

5 结语

本系统的参数测量模块实际上是软件无线电的应用,软件大框架不变,只要修改部分参数就可完成不同的任务。如只要改变NCO的频率字(FTW),并修改滤波器系数,就可完成不同中频及带宽的信号采样及下变频处理,因此使用硬件描述语言编程完成了大部分硬件功能或硬件不方便实现的功能,使硬件的设备量大大减少,系统成本也大幅降低,设计也更灵活。本软件已在某雷达产品中使用,验证,效果良好,具有一定的借鉴和示范作用,可适用于通信,雷达及电子对抗领域。

参考文献

[1]伍小保,王冰,何勤.CORDIC算法数字瞬时测频的FPGA设计与实现[J].科技传播,2010(13):199-200.

[2]MEYER-BAESE Uwe.数字信号处理的FPGA实现[M].北京:清华大学出版社,2003.

[3][美]PALNITKAR Samir.Verilog HDL数字设计与综合[M].北京:电子工业出版社,2004.

[4]吴继华,王诚.Altera FPGA/CPLD设计(高级篇)[M].北京:人民邮电出版社,2005.

[5][美]TSUI James.宽带数字接收机[M].北京:电子工业出版社,2002.

[6]杨小牛,楼才义,徐建良.软件无线电原理与应用[M].北京:电子工业出版社,2001.

[7]姜宇柏,游思晴.软件无线电原理与工程应用[M].北京:机械工业出版社,2007.

[8]王世一.数字信号处理(修订版)[M].北京:北京理工大学出版社,2004.

数字信号处理实习感想 篇5

这次实习让我学会了如何用MATLAB语句来实现一些功能，虽然用起来还不是很熟练，但收获不少。最重要的一点是让我对图像处理的原理有了更深一层的理解。

此次实习的主要任务是用MATLAB创建一个软件平台，在该平台上设定好数字图像处理的一些相关功能。这些功能包括数字图像处理中所学到的各种处理图像的方法，我们将它们划分为四个模块：1）图像增强与恢复；2）彩色图像处理；3）形态学图像处理；4）图像提取与分割。这些基本的图像处理方法都可以用我们学过的MATLAB语句来实现，只需要设计好版面，并处理好软件的细节功能就可以了。之后我们就分配任务，每个人做两个模块，我负责的是图形增强与恢复和图像提取与分割两个部分。刚开始的时候由于我对MATLAB语言的不熟练，所以还不能很容易地就把每个函数建立起来，不过经过了一段实际操作后，只要明白了图像处理的方法做起来都很顺手了！

我们完成了数字图像处理软件的功能后，并没有满足，还拓展了一些功能，比如说图像的打开和保存，对于一些有影响到处理效果的参数还设置了输入框。此外，有些软件总是会存在很多的漏洞，像是图像处理完后下一次打开原图像部分还会出现上一次处理的图像之类的种种问题。在老师的指导和帮助下，我们也都将之逐一地完善了。

在实习过程中，我们并没有很严格的计划工作时间，但整体效率还是很高的，相对于别的组来说，我们完成得算比较快的。当然，这主要归功于我们组的另外一位很会查资料，所以就算再棘手的问题也总是能很快就被解决。而我比较擅长的就是版面设计，做一二界面需要的时间很短，我们在做这个软件的过程中没有因为分工争吵，一切都进行得很顺利！

实习初期我们遇到了很多困难，便会有种不知所措的感觉，不过在接下去的实习过程中，困难总是会被一一克服，原本头痛的问题最后都会给我们新的收获。做完这个数字图像处理的实习，不仅仅让我对本学期学过的图像处理方法的原理了解得更透彻了，而且对MATLAB的操作也变得更加熟练。除此之外，我们还在实习的最后学会了怎样在MATLAB中打包文件，这个方法弄明白了就很简单了，不明白的时候就觉得很复杂。就跟我们每次做实习的时候是一个道理，每次还没开始做的时候，总是会感到很有压力，对于自己不了解的东西总是会存在恐惧，但是经过一段时间的思考和认识后，就会突然顿悟到其实它并没有想象中的困难。或许这就是学习的精神吧！

数字信号处理网络课程建设探析 篇6

关键词：数字信号处理网络课程课程建设

中图分类号：G642文献标识码：A 文章编号：1673-9795(2012)01(b)-0000-00

随着现代网络信息技术（Internet）的发展及其在教学中的普及应用，网络学习已成为信息社会重要的学习方式之一，各个高校开始通过网络教学来提高教学效果。网络教学作为一种新的教学模式，是实现高等教育大众化、现在化、终身化和国际化的必然途径。为培养高素质的新型军事人才，推动院校现代化教学，提高数字信号处理教学质量，数字信号处理成为我院网络课程重点建设课程之一。

1 数字信号处理网络课程的功能模块

网络课程[1]，顾名思义就是用于网络教育的课程，因此既要考虑课程的一般特性，又要考虑作为网络教学的特性。网络课程首先要考虑到教学信息的传播方式发生了改变，其次还要考虑由此而产生的教育理念、教育模式、教学方法等的改变。因此网络课程涉及到了与教学活动相关的一切因素，如探究性学习的基本过程，学生的自主性和交互性等。

数字信号处理网络课程依军队院校网络教学应用系统[2]为依托，结合数字信号处理课程特点，建设成为结构模块化、交互协作性好、资源丰富的开放式网络课程。军队院校网络教学应用系统具有资源分类统一规范，教学应用功能强大，制作工具丰富，分级管理等特点，系统分为两个层次：信息资源层和教学应用层。信息资源层主要提供教材、素材、视频、案例、个性收藏、习题、试题等丰富的教学资源。在教学应用层，教师利用系统可以进行课堂教学、实时教学、讨论交流、解答问题、作业布置评阅、考试评阅、效果分析、题库管理等教学活动，学生利用系统可以进行自主学习、实时学习、协作学习和提问、作业、测验等学习活动。

数字信号处理网络课程功能模块设计达到了资源共享、时空不限、多向互动、便于合作的网络教学的目的。它满足了教育教学服务属性的本质需求，网络课程和网络实训平台全天运转，成为师生互动和情境生成与再造的稳定媒介，拓展教与学的时间与空间，实现远程交互，提高学生自学兴趣和教学过程与管理的无人化及无纸化程度，使教学服务具有可储存性和可分离性。同时网络课程本身注重教学方法改革，积极创造自主式学习、发现式学习和协作式学习的环境，提高教师和学生制造和使用信息的能力，包括计算机操作能力、电子课件开发利用能力和网络教学资源获取能力，培养学生在信息化社会中的学习素养。

2 数字信号处理网络课程教学内容的建设

数字信号处理网络课程的内容包括教学设计、教学大纲、课程教案、纸质教材、教学法、课程管理规程、学习内容及导航、音像课堂、模拟实训、学习自测、在线答疑、考试系统、网络资源和学习论坛等模块，构成了网络环境中的教学内容和教学活动与手段。它可以成为面授的辅助支持手段，也可以作为导、教、学、训、考的独立教学系统。作为独立的在线教学活动，数字信号处理网络课程具有内容的针对性和变动组合性、服务提供的持久性和利用方式的便利性等特点，也可以为学习者提供完整的远程教学过程。

数字信号处理网络课程的教学内容呈现形式为：网络教材、电子教案、讲授教材、电子讲义及各个章节相关的MATLAB程序。

(1)网络教材。网络教材的建设是将教学课堂的普通教材以Web页面形式在虚拟教室中呈现，方便学生在线阅读学习，教师可以充分利用计算机网络优势将纸张教材里抽象的定理、试验以动画演示的形式表现出来，为数字信号处理课程的学习增加可视性、趣味性，使抽象的定理更加生动、容易理解和接受。网络教材以简洁、美观、友好界面面向学生，增加教材的生动性，动画演示可以根据学生实际学习需要进行实时演示和隐藏，增加了网络教材灵活性和互动性。

(2)讲授教材。讲授教材是教师在特定搭建平台上，对所讲内容经过严密的组织和规划，详尽细致地对数字信号处理的章节内容进行讲授，由于讲授教材是教师首先编写脚本，组织思路，所以教学内容重点突出，难点解释清楚。数字信号处理网络课程的讲授教材是利用Microsoft Producer软件工具编制而成，集图文、声音和影像为一体多媒体网络授课形式。

(3)电子教案。数字信号处理网络课程中的电子教案是将课堂教材以幻灯片的形式呈现，方便学生随时下載学习。电子教案的建设依照对课堂教材去繁从简、条理清晰、重点突出和图文并茂原则，用动画的形式对数字信号处理的基本理论、定理及实验作出解释。

(4)电子讲义。数字信号处理网络课程的电子讲义是将数字信号处理课程的内容以word的形式呈现，电子讲义更多的是体现教师在课堂讲授中的内容及相关的信息，体现教师教学过程中的课堂教学进程安排、板书设计、重点及难点分析，有教学内容、方法、手段的设计，当然更多的是教学内容的体现。电子讲义依据数字信号处理课程的教学内容及重点、难点编写，它是教师教学和学生学习的重要指导和参考。

(5)MATLAB程序。数字信号处理课程特点是理论复杂，几乎满篇都是数学公式和数学符号，内容抽象，所以在理论学习的同时配合适当的上机实验，利用MATLAB来完成实际信号处理任务，加深对数字信号处理概念的理解和应用。例如，可以利用MATLAB的有关m文件生成各种类型的信号，实际完成一个信号频谱的分析，并了解其坐标轴的含义；实际去分析一个系统，求出并画出它的幅频特性和相频特性；实际去设计一个滤波器，并利用它去对含有噪声的信号进行滤波，等等。MATLAB程序中的源代码配合各个章节例题和作业，并有相应的实验结果。

数字信号处理网络课程教学内容模块的建设，是学生独立进行网络学习的重要依据。它是数字信号处理网络课程建设中重要环节，完善整个网络课程的建设，还有教学组织和教学评价模块的建设，不再一一详述。

3 存在的问题与不足

数字信号网络课程虽然初步建成，但是在网站建设、模块结构、开发和应用方面都存在些许不足， 譬如模块定位不清、监督机制不足、建设团队配比不均、网络课程利用率不够高等。因此，为实现优质数字信号处理网络课程教学资源共享，数字信号网络课程需进一步加强建设与管理。

参考文献

[1] 曹生林.网络课程探究.专题探讨.

[2] 秦俊奇.网络教学应用系统实用教程.海潮出版社.2005,10.

一种实时系统中的信号处理实现 篇7

近年来,对实时信号处理的要求越来越高,所用系统要求具有处理大量数据的能力,这就要求系统硬件达到很高的运算速度,并且软件处理程序也尽可能优化,以保证系统的实时性。本文中系统是基于Altera公司的FPGA(现场可编程门阵列)和AD公司的ADSP-TS101S而实现的一种高速数据并行处理系统,DSP(数字信号处理器)中程序均使用汇编程序编写,最大地简化了运算流程,节约了时间开销。系统可以进行实时的连续波和脉冲波的处理,并将连续波的频谱和脉冲波脉冲幅度信息,脉前时刻、脉宽及脉冲载频打包输出,系统整个输出延时在1 ms内。

1 系统任务及系统结构

1.1 系统任务

系统频谱分析电路组成结构如图1所示。

前端输入为高频宽带模拟信号进行数字化采样后得到的数字信号,系统主要完成的任务是对该数字信号进行实时处理,并且可以识别出传过来的信号是连续波还是脉冲波。对连续波计算出它的频率并输出其频谱,对脉冲波计算出它的脉冲宽度和脉冲载频,并把脉冲载频与时域中的脉冲前沿时刻信息、脉冲宽度信息及脉冲幅度信息很好地对应起来,传送给后面的系统进行处理。

系统分析电路处理信号过程如下。经过电平转换后,对前端高频宽带模拟信号进行数字化采样后得到的数字信号进行正交变换;对信号进行频域处理,并以1.92 μs为最小时段输出其频谱,同时进行预处理和连续波/脉冲波判别;对连续波,将各小时段信号频谱进行综合处理后输出其频谱;对脉冲波,确定脉冲前沿时刻和脉冲后沿时刻,进而确定其脉冲宽度;将脉冲幅度信息、脉冲后沿时刻及脉冲宽度进行数据合成,然后结合各小时段的频谱进行综合处理,最终将脉冲幅度信息、脉冲前沿时刻、脉冲宽度及脉冲载频打包输出。

1.2 系统结构

该信号处理系统结构框图如图2所示。

该系统主要由1片FPGA和11片TS101系列的DSP构成。FPGA将高速A/D转换器采集来的16位数据预处理后拼接成64位,使数据总线上的数据速率降低为输入速率的1/4,然后通过数据总线依次送给TS0～TS8,同时产生TS0～TS9的控制信号undefined和undefined来控制每片DSP读取数据总线上的数据。

由图2可以看出,TS0、TS1、TS2(第1组)和TS3、TS4、TS5(第2组)以及TS6、TS7、TS8(第3组)在结构上为完全相同的3部分,且所进行的工作也完全相同,都需将处理完的数据通过链路口送给TS9和TS10,进行综合比较,最后通过链路口将处理结果送给后级板,将其分为3组,可进行相同的处理。每片TS101只有4个链路口,因此,TS9和TS10只能提供3个链路口给TS0～TS8,故TS0的数据通过TS2的链路口中转给TS9和TS10,TS1的数据也通过TS2的链路口中转给TS9和TS10。其他2组与第1组处理方法相同。

TS0～TS8完成的任务包括:每片DSP将接收到一帧1.92 μs内的64×64位数据拆分扩展成256×32位浮点数,然后对数据进行基2的32位256点浮点FFT运算,最后求模平滑,将得到的频域数据发送给TS9和TS10进行综合处理。TS9完成脉冲波综合处理任务,TS10完成连续波综合处理任务,并将数据通过链路口送往后级进行处理。

2 信号处理软件实现

在整个并行分析系统中,TS0～TS8需要进行并行处理,这就需要各片DSP在时序上达到高度的统一,每片DSP都应尽量简化流程,以节约时间开销。TS0～TS8的主要任务是将接收到的数据进行FFT,求模和平滑,并最终将各个小段信号的频谱发送到TS9和TS10进行综合处理。其操作流程如图3所示。

TS0～TS8操作流程如下:

a) DSP进行初始化设置,设置完毕进入等待;

b) 直至接收到FPGA发出的undefined信号,DSP跳出等待,进入IRQ中断服务子程序;

c) 在IRQ中断服务子程序中,进行DMA通道初始化,准备从总线上接数,设置完毕DSP前台进入等待;

d) DSP后台进行接数操作,每接到一个FPGA发出的undefined信号,接一个数,当接满64个64位数时,发出DMA中断;

e) DMA中断使DSP跳出等待,进入DMA中断服务子程序;

f) 在DMA中断服务子程序中,进行拆数、FFT、求平方和、平滑等运算;

g) 所有运算完毕,DSP开始设置链路口,将平滑后的结果128个32位的数传给每组的最后一片,最后一片发往TS9和TS10;

h) 重回步骤b等待。

整个流程简化了运算流程,节约了时间开销。

连续波信号需要在FFT后再做平滑处理,然后依次输出各频率点的幅度值,从而获取连续波信号的频谱信息。具体而言,就是将TS0～TS8分成3组,每组3片;每组DSP中,前2片的链路口分别与第3片的链路口相连,然后通过第3片的链路口将其运算结果传送到TS10中;以17.28 μs×4=69.12 μs为一帧,9片DSP分时并行完成256点FFT运算和求模运算,TS10将这9片DSP的运算结果在一帧内进行平滑,完成一帧内信号的频谱分析,同时将该帧的谱信息打包处理,最后通过TS10的第4个链路口将包数据发送到后级处理器。图4为TS10的处理流程图。

TS10操作流程如下:

a) DSP进行初始化设置,然后设置接收链路口从前端TS0～TS8接收传来的频域数据;

b) 判断第3组DSP是否传完数据,如果没有,继续收数,直到第3组DSP传完数据,进入下一步;

c) 接着判断是否接收够4次数,如果没有,则将已收到的3组DSP数据进行加和后,等待接收完下一帧的频域数据,直到接收够4次数;

d) 对接收到的3组DSP一大帧频域数据加和求平均;

e) 设置发送链路口,将平滑后的频谱信息发往后级;

f) 重回步骤b等待。

对于脉冲波综合处理,其操作流程如图5所示。

脉冲波综合处理要同时输出该段时间内的时域脉冲幅度信息、脉冲起始时间、脉冲宽度及脉冲载频信息。上述脉冲参数中时域脉冲幅度信息、脉冲起始时间和脉冲宽度已经由前面FPGA的时域处理通过相应的DMA中断送到TS9,TS9通过32位总线中的高24位接收数据,次高位用于设置脉后标志(即当次高位为1时脉冲结束,低22位即为脉后时刻),脉后时刻前的数据为脉冲幅度信息,脉后时刻后的数据信息表示了脉冲宽度(由此可得到脉前时刻)。另外,对于载频信息,TS0～TS8将FFT结果送到TS9之中,TS9连续循环存储多帧频域数据,由于前9片DSP所得的谱信息是按严格的帧定时运算所得的,所以需将它们的信息进行相应的融合合并才能打包输出。具体原则为:

a) 当在接收到的时域数据中搜索到脉冲结束标志时,计算出该脉冲的脉前信息,并存储脉前信息、时域脉冲幅度信息、脉冲起始时间及脉冲宽度;

b) 在TS0～TS8送来的谱信息中搜索,与存储的时域脉冲波信息相结合确定脉冲波,而且将数个小段数据(1.92 μs)内的几个(最多只加5个)谱信息组合合并,得到相对完整准确的脉冲载频;

c) 向后级发送数据时发送脉冲前沿时刻、时域幅度信息、脉宽及载频等信息。

TS9程序操作流程如下:

a) TS9进行初始化设置,设置从TS0～TS8接收频域数据的链路口后进入等待;

b) 直至接收到FPGA发出的undefined信号,DSP跳出等待,进入IRQ中断服务子程序;

c) 在IRQ中断服务子程序中,进行DMA通道初始化,准备从总线上接收FPGA发送的时域数据,设置完毕TS9前台开始处理缓存区接入的上一帧时域数据;

d) 在处理上一帧时域数据时,依次判断每个时域数据是否是脉后,判断出脉后标志后,提取脉后时刻、时域幅度信息及脉宽信息并计算出脉前时刻,将这些信息记录下来;

e) 对于每一个脉冲将时域数据中脉前及脉后时刻与频域数据中时刻进行比较,找到脉冲信号的载频,将脉冲时域幅度信息、脉前时刻、脉宽及载频打包发往后级处理板;

f) DSP后台进行接数操作,每接到一个FPGA发出的undefined信号,接一个数,当接收满一帧数据完毕时,发出DMA中断;

g) DMA中断使DSP跳出等待,进入DMA中断服务子程序;

h) 在DMA中断服务子程序中进行时域数据平移,将新接收到的时域数据转移到缓存区;

i) 重回步聚b等待。

3 结束语

本文中的高速实时信号并行处理系统已测试成功,系统能够完成连续波和脉冲波的处理,对连续波计算出它的频率并输出其频谱,对脉冲波计算出它的脉冲宽度和脉冲载频,并把脉冲载频与时域中的脉冲前沿时刻信息、脉冲宽度信息及脉冲幅度信息很好地对应起来打包输出。各个DSP算法程序均已完成,并已通过测试。整个DSP中程序均使用汇编程序编写,最大地简化了运算流程,节约了时间开销。

参考文献

[1]刘书明,苏涛,罗军辉.TigerSHARC DSP应用系统设计[M].北京:电子工业出版社,2004.

[2]赵静,曹向海,罗丰.高速并行处理系统的设计[J].电子科技,2005(11):14-17.

[3]王峰,罗丰,吴顺君.高速信号采集与信号频谱处理器[C]//西安电子科技大学年会,2005.

数字信号实时处理 篇8

关键词：水声信号,实时数据,采集与处理系统

1 水声信号实时数据采集与处理系统的硬件设计

此系统作为一个通用的信号处理平台, 可以实现24路的实时数据的采集功能, 采样精度为14位, 采样率最高能够达到3MHz, 模拟信号的中心频率达到200KHz, 主要起到对时间进行增益控制的作用。一个RS422接口, 能够连接压力传感器, 一个RS232接口, 能够连接温度传感器, 还有一个rc接口, 能够连接姿态仪;起程控增益控制以及产生简单发射信号作用的是56路可编程通用数字D接口, 千兆以太网接口能够传输用于PC机和DSP的高速实时数据, 起到对系统进行实时调试作用的为DSP和FPGA的接口;系统的硬件设计应采用Cadence设计, PCB板10层, 有效的保证系统的运行状况。

1) DSP处理器。TI公司推出了专为高端用户服务的高性能的定点数字信号处理器TMS320C6455, 其具备八个运算单元, 并且最高频率达到了1.2GHz, 一秒钟就能够进行96亿次的乘法和加法的运算, 同时还配备VCP以及TCP两个协同处理器, 内部的缓存都为2M, 同时还配有256M的DDR2内存, 是绝对能够满足系统的实时数据采集和处理的要求了。另外TMS320C6455还具有很强的IO能力, 在千兆以太网的基础上, 既实现了采集数据的实时传输的功能, 也能够充分的保证系统的运行性能, 同时它也具备了很多适用于片级互联网的接口, 如Mc BSP接口、JTAG仿真器接口、Rapid IO接口、EM IF接口、U-TOPIA接口以及DDR2接口等。

2) 现场可编程的逻辑阵列。现场可编程的逻辑的阵列也就是我们所说的FPGA采用的为由Xinlix公司所设计Virtex II系列中的XC2V 1000这个器件, 其密度为100万门, 在其工作状态时, 如果是在420MHz IO接口下, 那么它的最大的读写速度就能够达到840MP/S。在此期间的内部还包括了720K的双口RAM, 40个左右的乘法模块, 可以分配的RAM不少于160个, 并且其最大的可用IO接口为328个。只有很好的设计的现场可编程的逻辑阵列, 才能够很好的实现水声信号实时数据采集与处理系统的扩展接口功能以及逻辑功能。但是因为采集的实时数据大都为串行数据, 并且采集的通道也比较多, 因此在经过了A/D之后的实时数据是应该先送入此现场可编程逻辑阵列进行相应的处理的, 如串并处理等一些简单的处理。鉴于高速的D/A数据线比较繁多, 因此当把实时数据传送到现场可编程的逻辑阵列时, 应立即写入D/A的转换模块, 这是利用此逻辑阵列就能够对差分信号线以及程控增益控制先进性有效的扩展。此器件以及上述的DSP器件都是采用DMA的传输方式的, 采用此种传输方式的优点是既能够满足数据实时性的要求, 也能够保证系统具备很好的运行性能。

3) 信号模数的转换模块。在奈奎斯特采样定理的要求下, 只有采样的频率是高于最高频率的二倍的情况下, 才能恢复出原始的信号, 而通常情况下, 声纳系统的工作频率为500KHz, 所以A/D转换芯片的采样率就必须是大于1M的。而又因此数据采集系统具备了太多的采集通道, 怎样才能节约板卡的空间呢?这就要求了必须采用通道数尽量多的A/D转换芯片, 并且数量尽量少的管脚数。为了充分的满足以上的要求, 我们就设计了LTC1407A, 它的单个通道的采样率为3M, 远大于要求的1M, 而其双通道的同时的采样率也能够达到1.5M, 采样的精度为14位, 输入差分模拟信号, 并且能够输出串行数字信号。

4) 千兆以太网接口。在DSP处理器基础上的所进行的片内的EMAC/MDIO模块设计、片外的Agere ET1011C PHY芯片设计以及其外围电路所进行的接口设计, OSI模型中所要求的实时数据物理层和链路层的功能就能够很好的被实现了。Agere ET1011C PHY芯片作为千兆以太网的物理层的自适应收发器能够提供TBI以及RGM II, GM II, M II, RTBI接口, 其能够很好的与DSP处理器中的EMAC/MDIO模块进行无缝的连接, 同时其也是支持IEEE802.3标准的, 并且支持10/100/1000Mb/s全双工数据传输。

2 水声信号实时数据采集与处理系统的软件设计

DSP实时数据采集系统的软件开发和调试采用的也是由TI公司所设计软件开发工具CCS, 我们采用的为CCS3.2版本, 这个版本能够与TMS320C6455相适应, 其提供了可视化的窗口, 这样就能将所有的代码生成工具集中到一起, 包括项目建立、程序的编辑以及调试等所有的开发活动都是才CCS中运行的, 另外为了方便使用用户的开发和调试, CCS也提供了实时的操作系统DSP/BIOS。

1) TCP/IP协议栈的设计与实现。在这里我们采用的网络开发套件是也由TI公司所设计的与DSP处理器相互配套的Net work Developers'Kit, 使用此套件进行软件编程时与在Window系统下的套字编程是同样方便的, 同时其也是支持TMS320C6455芯片的。根据不同的平台进行编程时, 使用用户在编译时只需要选择相对应的平台就能够生成驱动程序了。为了很好的解决实时数据的传送和接收的功能, 应能够良好的调用NDK所提供的内部函数, 此系统通过使用NDK协议栈编写了与TMS320C6455相适应的驱动程序, 同时也完成了TCP的运输功能, 运行性能良好。

2) DSP的应用程序。软件设计的根本目的就是要实现客户端程序, 使用流式套接字。因此在对软件进行设计时, 应采用DSP/BIOS以及C语言等实时多任务操作系统, 从而对24路高速模拟信号进行采集、传输和处理等操作。软件应存放在Flash中, 通电后先进行初始化的操作, 同时启动网络监听程序, 并且应依据服务器的指令对实时数据进行采集, 生成波束和滤波, 之后在传送到计算机中对其进行显示和控制。

3) 上位机应用程序的设计与实现。在对所采集到的数据进行处理后, 会在上位机中得到显示和控制, 而上位机则会给DSP传送参数和命令, 所以上位机的程序就应该包括网络通信模块、简单的数据处理模块以及显示控制模块。程序设计应采用MFC以及Visual C++设计, 网络传输时应使用Windows套接字。设计各类程序时, 必须符合相关设计功能的要求, 不但要具有主线程并且在其基础上还应再具备两个线程, 这样才能真正的实现实时数据的接收、显示以及处理的功能。

通过以上的论述, 我们对水声信号实时数据采集与处理系统的硬件设计以及水声信号实时数据采集与处理系统的软件设计两个方面的内容进行了详细的分析和探讨。在对水声信号实时数据采集与处理系统设计的过程中, 硬件采用了DSP处理器的TMS320C6455芯片, 并且也能够在千兆以太网的基础上实现了对远距离大量数据的实时传输功能;而软件则采用了库函数以及C语言, 在将代码移植在其他的DSP平台十分便捷, 并且还具备很好的扩展性和兼容性。水声信号实时数据采集与处理系统功能十分强大, 适应性和扩展性良好, 能够很好的满足各种声纳系统的需求, 因此其必将应用广阔的发展前景。

参考文献

[1]杨明.TCP/IP协议以及网络编程技术.清华大学出版社, 2006

[2]赵金保.水声信号实时数据采集与处理系统.微计算机应用, 2009

数字信号实时处理 篇9

PC104是嵌入式工控机的一种,其外部总线接口为PC104总线。使用堆叠的方式可以将多个PC104主板结合到一起,并通过螺栓固定,保证系统的牢固可靠,应对恶劣的使用环境。由于PC104具有功耗低,体积小,扩展性高,功能强大等优点,其已经在航空航天、军用武器装备、工业控制等领域得到了广泛的使用[1,2]。

在对武器装备进行测试维护时,经常需要对设备中的各类模拟信号进行分析,从而对武器系统的运行情况做出判断。目前常见的测试设备往往实时性不高,无法更多地进行人机交互。同时由于测试设备体积过于庞大,并不方便在外场对武器装备进行直接的测试和维护。随着现阶段军用装备外场测试的信息化程度逐渐提高,迫切需要研制出体积小、结构紧凑的便携式实时测试设备[3]。

目前主流的实时信号采集方式是通过高速A/D转换器件来完成的,其优点是信号精度高,实时的信号采集带来了大量的数据需要处理,对后端的信号处理系统提出了较高的要求。因此本文搭建了基于PC104总线的实时信号采集处理系统,凭借FPGA的高速处理能力控制A/D转换器完成数据的采集,并通过PC104总线将数据提供给上位机完成用户对实时信号的监测。

1 总体设计方案

本文的实时信号采集处理系统主要包括信号采集板和上位机控制板2部分,两者之间通过PC104总线进行通信。上位机控制板以CPU为核心,扩展出VGA,RJ45等人机交互所需要的外围设备接口。信号采集板主要包括了FPGA逻辑控制、A/D转换器、通道选择开关、前端信号调理器等。实时信号采集处理系统的总体结构图如图1所示。

信号采集处理系统进行工作时,上位机控制板的CPU通过PC104总线向底层信号采集板发送命令,对其工作参数进行设置。CPU与FPGA之间通过地址和数据总线完成命令及数据的交互。多通道选择开关对外部输入的模拟信号进行通道选择,在信号调理芯片对模拟信号进行相应的预处理之后,在FPGA的逻辑控制下由A/D转换器完成信号的采集。FPGA通过PC104总线实时地将采集的信号数据传输给CPU,通过运行在上位机控制板的应用程序完成数据的最终分析和处理。信号采集处理系统可以通过FPGA逻辑控制模块灵活地调整采样速率,来满足多种信号不同速率的采样要求。

2 硬件系统设计

2.1 上位机控制板

本系统采用深圳盛博公司的PC104模块SCM9022作为上位机控制系统硬件平台,其处理器为英特尔凌动N455处理器,使用了1 GB的DDR3内存,支持2 GB的SSD和1路SATA接口,支持2个100 Base-T以太网口,具有8路GPIO接口和6个串口,4个USB 2.0接口,标准鼠标键盘接口,支持18位的LVDS和VGA显示。SCM9022的硬件资源可以满足对所需要采集信号的处理,用户可以方便地使用其通用的外设接口完成必要的人机交互[4]。上位机控制板包括了64针脚的双排单列插针J1和40针脚的双排单列插针J2,总共104根信号总线[5]。上位机控制板是标准的PC104模块,其尺寸为96 mm×90 mm。当工作在8 b数据模式下时,J2的针脚信号无效,只有J1针脚有效;当工作在16 b数据模式下时,J1和J2所有针脚都有效。在104个针脚中,包括了16个数据针脚,7个锁存地址针脚,20个地址针脚,32个控制针脚,14个地线和电源线,1个14 MHz的OSC,1个8 MHz的BCLK。其中,SA[0..11]为地址总线;SD[0..7]为数据总线;IOR为输入/输出接口的读控制,低电平有效;IOW为输入/输出接口的写控制,低电平有效;DATA为串行数据;BALE为地址锁存信号;CLK为移位脉冲;SY-CLK为总线时钟;IOCHADY为输入/输出接口的准备就绪信号,该信号由集电极开路门或三态门驱动,低电平时处于无效状态,表示输入/输出接口设备需要将总线的周期延长。时序如图2所示。

2.2 信号采集板

为了能快速高效保证上位机控制板与信号采集板之间的PC104总线数据通信,底层的信号采集板使用了Altera公司的CycloneⅢ系列FPGA芯片EP3C25F256C7N,通过控制逻辑来按照PC104总线的时序进行数据传输。该芯片具有200 Kb逻辑单元、8 Mb嵌入式存储器以及396个嵌入式乘法器能够在控制信号采集芯片的同时,将采集的信号数据传输给上位机[6]。需要注意的是,由于PC104总线的针脚都是5 V电平,而FPGA芯片采用了3.3 V的电平信号,所以在信号采集板上使用了74LVH162245芯片对电平进行转换,调整电气特性,完成由TTL电平向LVTTL电平的转换,并增强驱动能力。在信号的采集过程中,由于外部的多路模拟输入信号往往比较微弱,其电平的幅度很小,为了保证A/D转换模块采集到足够强的信号幅度,在信号采集板中使用了放大器INA103把输入信号进行调理放大到0~10 V之间。INA103是由BB公司生产的低功率增益可调通用仪器放大器,其具有高精度宽带宽的特点[7]。在增益为100时,对应的带宽仍达到200 k Hz。该芯片采用了可调电阻调整放大倍数,具体公式如式(1)所示:

本系统在信号采集板中采用了R=6Ω,故得到的放大倍数在0~1001之间,保证了该芯片输出给A/D转换器的信号电平在0~10 V之间。信号采集板的多路选择开关采用了AD公司的ADG508A八选一高速选通开关。系统通过2片ADG508A并行控制模拟信号的输入,实现了对16路信号的实时采集。多路开关的输入通断是通过控制使能引脚EN以及CH0,CH1,CH2来完成的[8],FPGA输出的地址的最高位分别接到2片ADG508A的使能端,地址低3位分别接入ADG508A的A0,A1,A2。信号采集板的A/D转换芯片采用了BB公司的ADS7805,其具有高速、低功耗的特点。在5 V的工作电压下其最高的转换频率达到了100 kHz。该芯片内部自带有时钟、电压基准和采样保持等电路,极大的简化了用户的电路设计,并且提高了系统的稳定性[9]。ADS7805采用了逐次逼近式工作原理,A/D转换结果通过16位数据总线并行输出,输入的模拟信号电平范围为0~10 V,其工作时序图如图3所示。

3 软件系统设计

实时信号采集处理系统的软件部分包括了信号采集板的FPGA控制逻辑和上位机控制板运行的应用程序。信号采集板在FPGA控制逻辑下实现了信号的采集和传输,上位机控制板通过应用程序完成人机界面的交互和数据控制处理。

3.1 FPGA控制逻辑的设计

FPGA控制逻辑是整个数据采集过程的核心部分,它所实现的功能包括:对多路选通开关ADG508A的控制,对地址总线进行译码,对A/D转换模块ADS7805的控制,将采集的数据在FIFO中进行存储等。FPGA控制逻辑工作时的操作时序如图4所示,其在一个总线操作周期内的工作流程按如下顺序进行:

(1)FPGA上电后,首先进行全局复位,数据总线设置为三态,地址锁存清零。

(2)等待BALE信号进入下降沿的有效状态,对PC104的地址总线进行锁存。

(3)等待IOR/W信号有效,对地址进行解码,将锁存的地址信息译码。

(4)对地址进行比对,若比对正确则准备就绪,若比对不正确则将地址锁存器清零,数据总线设置为三态。

(5)等待PC104数据周期有效时,接收上位机控制板传输过来的动作命令数据。

(6)控制INA103芯片对输入的模拟信号进行调理。

()控制芯片进行通道选择。

(8)控制AD7805芯片开始进行数据采集。

(9)以输入输出端口的OE信号为触发脉冲,对所采集的信号数据进行锁存控制。

(10)等待OE信号拉低,采集数据的锁存结束,将数据通过总线传输给上位机控制板。

(11)等待数据传输周期结束,将地址锁存清零,数据总线设置为三态。

(12)等待下一个时钟周期到来,再次重复进行读写操作。

3.2 应用程序的设计

上位机控制板运行的应用程序主要完成用户对信号采集板的控制和监视,将所采集到的信号实时在显示器上进行更新显示。由于整个系统在外场进行使用时的环境条件往往比较恶劣,且经常会遇到断电的情况,因此在上位机控制板运行了Windows XP Embedded操作系统来代替了传统的Windows XP操作系统,从而提高了系统整体的可靠性[10]。本系统的应用程序采用VC++进行源代码的编写和调试,应用程序调试编译成功后,生成exe可执行程序,在操作系统上电后自动按照默认配置开始运行。应用程序启动后,首先通过PC104总线将用户对信号采集板的配置命令发给FPGA控制逻辑,然后FPGA控制逻辑按照上位机具体的指令对多路控制开关芯片,信号调理芯片和A/D转换芯片进行控制,开始对信号的采集。上位机在接收到中断信号后对缓存中的信号数据进行读取和处理,进而在应用程序中对信号数据进行显示,同时将数据实时进行存储,供事后做进一步的分析和处理。如图5所示。

4 结 语

本文基于PC104总线,采用了上位机控制板和信号采集板相结合的方式,实现了用户对信号的实时采集和处理。信号采集板的所有控制功能由FPGA芯片来完成,大大减少电路板的器件数量,同时降低了系统成本,提高系统的可靠性。运行在上位机控制板嵌入式操作系统的应用程序完成了采集数据的实时显示及用户命令的配置,使用户在使用时可以直观的了解整个系统的工作状况,并根据现场需要对信号采集的工作参数进行调整。该实时信号采集系统具有较低的功耗、稳定的性能、精简的体积、和优良的抗震性能,其已经作为某型装备的便携式外场检测设备进行了实地应用,整体运行可靠稳定,具有较广的推广前景和较好的军事经济效益。

参考文献

[1]刘凤举,吴简彤.惯性导航计算机嵌入式数据采集卡设计[J].微计算机信息,2010,26(17):59-63.

[2]李富栋,丁超.基于PC104的视频采集卡设计[J].光电技术应用,2010,25(3):23-27.

[3]王昊鹏,范惠林,齐铎.基于PC104的电动投弹器检测系统电路设计与实现[J].电子设计工程,2011(17):179-183.

[4]季晓松,李正生.一种高速数据采集卡的设计与实现[J].现代电子技术,2011,34(1):153-157.

[5]马志昕,栾晓明.VxWorks环境下PC104视频采集平台的构建[J].哈尔滨商业大学学报:自然科学版,2011,27(2):45-48.

[6]徐军涛,许化龙.基于FPGA的PC/104-CAN通讯板设计[J].现代电子技术,2009,32(19):83-85.

[7]刘英,张志亮.基于PC104+双通道数据采集系统设计[J].国外电子测量技术,2010,29(2):58-62.

[8]康凯,钟子发,叶春逢,等.基于PC104PLUS的超短波检测系统数据采集平台设计[J].电子测试,2010(4):58-62.

[9]吴芝路,杨水旺,任广辉.高速模数转换器AD9283在中频数字接收机中的应用[J].电子器件,2007,30(3):1088-1090.

数字信号实时处理 篇10

合成孔径雷达 (Synthetic Aperture Radar, SAR) 是一种二维高分辨成像雷达, 是对地观测的最重要手段之一[1,2]。 SAR实时信号处理机是SAR的重要组成部分, 可视化的调试和控制是其研制的难点之一, 而上位机可以解决这一难题。

上位机系统由通信硬件平台和软件界面两部分构成。由于USB接口具有即插即用和热插拔的特性, 而且传输速度较高, 故可利用USB芯片控制读、写操作, 实现信号处理机与上位机之间的通信[3]。如图1 所示, 硬件平台由信号处理机和USB芯片CY7C68053 搭建, USB芯片主控通信过程, 完成上位机指令的接收及处理结果的回传。

目前, 用于开发界面的软件很多, 典型的有VB、Lab VIEW, VC++, C#等[4,5,6], 由于C#对USB接口和界面设计的操作非常简便, 相对开发周期更短, 同时考虑到上位机对图形显示要求较高, 而Matlab在数据处理、图形显示方面优势明显, 因此, 采用C#与Matlab混合编程的方案来完成上位机的开发。

本文研究了SAR实时信号处理机的上位机软件设计。结合系统硬件平台, 分析了SAR信号处理机快速调试以及SAR系统设置和实时监控的要求, 通过解决多线程、混合编程以及通信协议等上位机关键技术, 完成了上位机功能设计。

1 关键技术的实现

SAR信号处理机不仅需要实时处理海量数据, 解决不同功能的实时响应, 还要将其测试结果在上位机上实时、直观地显示。因此, 数据量大, 实时性高, 直观性强等是上位机的设计难点。这些难点通过多线程技术、C#与Matlab混合编程技术以及通信协议设计可以解决。

1.1 多线程技术

多线程是指程序中包含多个执行流, 可以同时运行多个线程来执行不同的任务, 从而增强程序的响应能力和伸缩性[7]。在C#中可以通过调用函数thread.Start ( ) 来启用创建的新线程, 实现多线程。程序中一个实例如下:

在上位机设计中, 由于上位机需要完成功能选择、参数设置以及回传结果的处理与状态显示等任务, 并且多个任务需要并行执行, 故在设计中使用多线程技术, 可以极大地提高上位机运行的效率和实时性。

1.2 C#与Matlab混合编程技术

由于Matlab Compiler可以将Matlab函数转换为封装了Matlab代码的动态链接库 (DLL) [8], 故C#开发的程序可以直接访问其编译的Matlab函数, 即C#调用Matlab生成的DLL文件[9]。

本文在Microsoft Visual Studio 2010和Matlab R2012b编译环境下实现C#与Matlab混合编程。步骤如下:

第一步, 进行Matlab编译器的设置。在Matlab的Command Window运行指令mbuild-setup, 具体设置根据提示选择, 其中编译器选择Microsoft Visual C++ 2010。

第二步, DLL文件生成。编写M函数文件, 运行指令deploytool, 出现deployment tool窗口, new→Type选择.NET Assembly→Add classes→Add files→build。 编译成功后, 即可得到DLL文件。

第三步, 设置VS2010 编译环境。打开工程文件, 将Matlab生成的DLL文件以及Matlabtoolboxdotnetbuild-erbinwin32v2.0 目录下的MWArray.dll文件一起添加到引用中, 并加入命名空间 (Using...) 。

第四步, 添加程序代码。下面是程序中用到的实例代码:

第五步, 上位机程序移植。上位机要运行于客户端计算机, 必须预先安装.netframwork 4.0 与MCR。

至此, 便实现了C#与Matlab的混合编程。其优势是不仅能利用Matlab强大的计算绘图功能, 更可脱离开发平台独立运行。

1.3 通信协议设计

上位机与信号处理机之间要事先约定好通信协议, 确定不同指令代表的功能[10], 信号处理机才能对上位机传来的指令进行响应。在编写上位机软件和FPGA底层程序前, 约定以下协议:

发送指令:字头 (0XAFAF) | 指令标识 (0x0042 -0x0052) | 指令, 4 字节

返回结果:字头 (0XAFAF) | 指令标识 (0x0042 -0x0052) | 返回结果

通信采用状态驱动模式, 系统工作时, 上位机发出指令, 信号处理机根据通信协议解读上位机发出的指令, 执行相应的操作并返回结果;上位机读取返回结果, 处理后直观显示出来。

2 软件设计与实现

上位机软件在SAR系统设计阶段主要是为方便信号处理机进行硬件调试和测试, 而在SAR系统付诸使用阶段则是操作控制和数据记录的可视化工具, 故需要很多的功能来满足SAR系统的需求。上位机功能结构如图2 所示。

主要实现的功能有:

(1) 参数设置。实现系统参数的设置和工作模式的选择。

1 工作模式:设置信号处理机的工作模式, 不同模式对应的信号处理机波形和工作场景不同。

2 开关定时:实现系统的定时或遥控, 无需人工值守。

3 波形脉宽:对应雷达发射信号波形的脉冲宽度。

(2) 功能选择。针对SAR信号处理机快速调试和系统实时监控的要求, 设计上位机功能。

1 录取数据:将SAR雷达回波原始数据读取存入CF卡中, 为下一步的成像做准备。

2 地面测试:对一个PRT的回波数据进行处理, 查看是否与实际场景信息吻合, 判断能否进行实验。

3 系统检测:检测SAR雷达波形模块、处理机以及收发模块的工作情况, 检查系统硬件故障。

4 数据回放:将保存于CF卡中的回波数据读出, 实现成像, 模拟空中试验过程。

5 成像:实现SAR雷达回波原始数据的成像, 并将成像数据存入CF卡中。

(3) 结果显示。上位机读取返回结果, 处理后直观显示出来。

1 CF卡查询:查看CF卡剩余容量, 当CF卡容量不足时, 将CF卡格式化。

2 A/D采样:对接收到的回波数据, 查看其时域和频域波形。由于C#的数值计算和绘图功能复杂, 尤其数据量很大时程序的执行效率很低且难以直观地查看和分析数据的变化趋势。故采用C#与Matlab混合编程, C#接收数据后, 转由Matlab函数处理, 利用Matlab强大的计算绘图功能完成数据的处理和图形界面显示。

3 系统状态:在上位机界面上显示系统工作状态, 实时监测系统工作。由于系统工作状态的监测要一直进行, 故采用多线程技术启用新进程来处理系统状态的显示工作, 并将其设为后台进程避免与上位机其他功能的进程冲突。

4 GPS解算:接收GPS卫星数据并将解算后的信息显示。由C#解读经纬度、时间、卫星数、速度和高度信息, 再传给Matlab函数绘出直观的GPS信息随时间变化曲线。

上位机软件使用界面如图3 所示。

3 测试结果与分析

为了验证上位机的功能, 测试其是否能解决数据量大, 实时性高, 直观性强的难题, 本文利用信号处理机对信号源输入12.5 MHz的正弦信号进行A/D采样, 然后上位机回读数据, 利用与Matlab混合编程处理后得到结果如图4 所示。

经多次测试, A/D采样数据大小为100 KB时, 从上位机发出A/D采样指令到回读数据、处理以及图形显示共耗时1 s, 而且在此期间, 还可同时操作其他功能指令, 表明上位机很好地解决了大数据量传输与处理、实时性要求高、直观性好的难题。由图4 (a) 可知, 信号处理机A/D采样出信号为正弦信号, 由图4 (b) 可知采样信号频率为12.5 MHz, 与信号源输入信号一致, 说明数据传输正确。故上位机可用于对信号处理机的可视化调试, 大大加快信号处理机的调试进度。

最后, 外场试验中, 可以方便地利用上位机对SAR系统进行操作与控制。图5 即为上位机录取、显示以及处理的实际雷达回波数据。其中图5 (a) 为原始回波, 图5 (b) 为其频谱。从外场实验中, 可以深深感受到上位机对SAR系统可视化操控的便利性。

4 结语

上位机的设计与实现, 对SAR系统信号处理机的调试和使用等具有重要意义。传统的调试方法结果不直观, 较难发现问题, 且操作也不方便, 会造成进度缓慢等问题。本文从SAR系统功能和硬件电路出发, 设计了上位机通信协议, 实现了多线程、混合编程、通信协议等关键技术, 利用C#与Matlab混合编程设计完成了SAR实时信号处理机的上位机开发。该上位机设计简单、开发周期短, 在实际应用中大大加快了信号处理机调试的进度, 方便了SAR系统的操作使用, 具有重要的应用价值。

参考文献

[1]保铮, 刑孟道, 王彤.雷达成像技术[M].北京:电子工业出版社, 2010.

[2]CUMMING I G, WONG F H.合成孔径雷达成像算法与实现[M].北京:电子工业出版社, 2012.

[3]钱峰.EZ-USB FX2单片机原理、编程及应用[M].北京:北京航空航天大学出版社, 2006.

[4]申伟强, 马欣, 李剑.C#与Matlab混合编程及其在气象数据可视化中的应用[J].创新科技导报, 2013 (3) :56-57.

[5]禹讯, 叶林, 许丹丹.机场地面结冰检测系统的上位机软件实现[J].计算机与数字工程, 2013 (6) :993-995.

[6]马林森, 张文爱, 王秀.基于PLC和Visual C#上位机的喷雾测试系统[J].农机化研究, 2013 (7) :145-149.

[7]SHARP John.Visual C#2010从入门到精通[M].北京:清华大学出版社, 2010.

[8]刘焕进, 王辉, 李鹏.Matlab N个实用技巧[M].北京:北京航空航天大学出版社, 2011.

[9]李诚刚, 赵佳宝, 陈兆荣.Visual C#与Matlab混合编程在可视化软件中的应用[J].软件, 2012, 33 (2) :78-83.