系统芯片

关键词： 有线 芯片 定位 系统

系统芯片（精选十篇）

系统芯片 篇1

2013年12月11日, 全球有线和无线通信半导体创新解决方案领导者博通公司宣布, 推出一款全球定位卫星系统 (GNSS) 芯片BCM47531, 它能够同时使用从五个卫星系统 (GPS, GLONASS, QZSS, SBAS和北斗卫星) 发出的信号来产生定位数据, 通过北斗卫星信号应用, 定位精准度提高近2倍。在新加入北斗星座之后, 增加了可供智能手机使用的卫星数量, 提高了导航精度, 尤其是在性能会受建筑和掩体影响的城区, 效果更为明显。BCM47531目前正在进行试样。博通新型GNSS系统芯片 (So C) 采用了其广泛配置的架构平台, 缩短了“首次定位时间” (TTFF) , 可以让智能手机快速的定位, 并迅速提供导航地图数据。这款So C带有一个独特的三波段调谐电路, 可以让智能手机同时从所有主要的导航波段 (GPS, GLONASS, QZSS, SBAS和北斗卫星系统) 同时接收信号。通过对于多种卫星的组合使用, 用户可以在亚洲以及全球范围内体验到更加精准且稳定的定位功能。

博通公司GPS部门副总裁兼总经理Charles Abraham说:“博通的新型GNSS芯片支持北斗卫星系统, 帮助原始设备制造商实现高成本效益、低功耗的解决方案, 增强了在复杂城区环境中的定位能力。我们的新型平台充分利用了博通公司长期以来GNSS创新的成果, 这个平台可以帮助几乎全球各地区的智能手机用户获得更好的导航体验, 并且为新的定位型应用开启了大门。”BCM47531平台采用了博通的定位型服务 (LBS) 技术, 为设备提供卫星辅助数据, 初次定位时间只需几秒, 而与此对照, 从卫星本身接收轨道数据可能需要几分钟的时间。

系统芯片 篇2

关键词：DS1305 低功耗 数据采集

引言

对于许多便携式数据采集系统，需要长时间无人看管地工作，如在石油钻井下、输油管道等场所。一般需要间隔数小时进行一个采集，这样系统大部分时间处空闲状态。虽然现在低功耗单片机的睡眠状态提供了降低功耗的一种方法，但低功耗不等于没有功耗，系统长时间工作时不得不考虑功耗的问题。

为进一步节省功耗，我们在研制一数据采集系统时，利用实时时钟芯片DS1305设计一电源开关电路。利用该开关电路，可使系统在空头时处于关闭状态，每当采集时间到，由报警信号开启单片机系统以进行数据采集，在数据采集结束时，单片机关闭开关电路，系统断电。这样系统处于关闭状态，一直到下一次开关电路报警。

(本网网收集整理)

1 DS1305简介

DS1305是美国Dallas公司推出的串行接口带报警实时时钟。它有20脚的TSSOP、16脚的DIP两种封装方式[1]，工作电压范围从2.0～5.5V。

1.1 主要特性

DS1305用二一十进制(BCD)码表示实时时钟的秒、分、小时、星期、日、月和年的时间信息，并且自动对小月(少于31天的`月份)和闰年的日期进行调整，兼有带AM/PM指示12小时和24小时两种时间指示格式。图1为DS1305两种引脚的排列。

DS1305提供了主电源和后备电源的双电源引脚和一个电池输入引脚;Vcc1为主电源，Vcc2为后备电源，可充电电源接此引脚，VBAT接3V的锂纽扣电池或其它电源。VCCIF引脚用来驱动SDO和PF(电源失效输出)引脚的电平和接口的电相兼容。DS1305只支持三种电源连接方式，如图2所示。VCC1和VBAT供电时，VCC1大于VBAT0.2V时，正常对DS1305进行访问。当VCC1小于CBAT时，DS1305进入写保护。VCC1、VCC2供电时，当Vcc1比Vcc2大0.2V，Vcc1输入作为电源;当Vcc1小于Vcc2，Vcc2对DS1305供电。这种模式下，DS1305不能写保护自己。当Vcc1以+5V供电时，DS1305正常工作电流为1.28mA，时钟保持电流最大为81μA，当+2V供电时，正常工作电流为0.425mA，时钟保持电流最大为25.3μA。

DS1305支持通过SPI串行数据端口或者标准的三线接口进行时间的校正和数据的读取，可进行单字节的或连读字节束发方式的访问。SERMODE接地，串口访问模式设定为标准3线模式：SD1(串口数据输入)与SDO(串口数据输出)连接在一起作为单一的I/O引脚，它与CE、SCLK组成3线模式。SERMODE接VCC，选择SPI通信模式，具体操作可查阅有关资料。

INT0、INT1提供两个可编程的中断报警信号，可通过串行总线访问和设定秒、分、时、星期的报警时间。

X1、X2引脚直接连接标准的32.768kHz晶振，无需外接其它元件。如实时时钟有误差，可以在振荡器两端并接6pF电容进行调整。

1.2 操作方式

DS1305共有148个用户RAM，其读操作地址与写操作地址空头分开，当其高位为1时，为写操作地址空间，0为读操作地址。除实时时钟、日历寄存器和通用寄存器之外，还有作一般数据存储器用的96字节的NVRAM。对DS1305操作之前，必须对控制寄存器、状态寄存器、涓流充电寄存器进行初始化。

以下为控制寄存器(0F读，8F字)：

76543210EOSCWP000INTCNAIE1AIE0

EOSC：设置为0使振荡器开始工作，设置为1，DS1305处于低功耗闲置状态。WP：写保护位，上电初始化后，WP位处于三态，在任何写操作之前，该位必须清零。INTCN：中断控制位，控制两个中断之间的联系，置位后两个中断引脚INT0、INT1分别响应各自的中断(需中断使能)，清零后，中断1、2报警时间匹配都只能引发INT0输入低电平，INT1无效。ALE0、ALE1置1时中断0、1使能。

状态寄存器(读10H)只有两位IRQF0、INQF1，置位时分别表示中断时间匹配。涓流充电寄存器(读11H，写91H)控制涓流充电的特性。

嵌入式芯片测试系统设计 篇3

关键词：嵌入式芯片；FPGA；人机交互界面

嵌入式芯片是当前一些主流数码设备的核心部件，也是嵌入式系统的硬件基础。嵌入式系统是以应用为中心，软硬件可裁减的，适应应用系统对功能、可靠性、成本、体积、功耗等综合性严格要求的专用计算机系统。简单地说，嵌入式系统集系统的应用软件与硬件于一体，类似于PC中BIOS的工作方式，具有软件代码小、高度自动化、响应速度快等特点，特别适合于要求实时和多任务的体系。

嵌入式芯片主要包括FPGA芯片(Field Programmable Gate Array 现场可编程门阵列），MCS-51系列芯片等等。本文主要介绍面向嵌入式芯片的指令测试系统。

一、系统架构

测试系统的主体是面向嵌入式芯片的人机交互界面。它为用户提供了检测芯片指令集的各种便捷操作。

为了更好的实现测试体系的各项功能，笔者在编写程序时，将测试系统人为的分成了几个模块。这些模块之间有着非常紧密的联系，每一步的实现都是下一步成功运行的基础。

测试体系的主体架构主要分为五个部分：

（一）源代码的输入与保存

用户可以通过编辑框输入代码，实现程序的编写。此外系统还为用户提供了编辑框的清空操作，并可以自动将编写的代码保存为.asm文件。

（二）源文件的读取与显示

用户可以将已经编写好的源文件读入系统，并对其进行编辑。

（三）交叉编译

系统对读入的源文件进行编译，期间用户可以自动配编译工具，编译完成后系统将自动报错。

（四）串口的输入输出

系统可以将用户指定的二进制文件送到串行口中，并发送至连接到PC端的8051芯片中。发送成功后，系统将显示已经发送的信息。

系统可以自动接收来自串口的消息，并显示在相应的列表框中。

（五）程序运行日志

系统在用户运行了测试体系之后，即程序的出口处，自动生成程序的运行日志，它为用户显示了程序运行的各项参数，例如程序运行时间，串口状态等。

此外系统为了使用户可以更加方便自如的使用本测试框架，在每一部分的实现过程中，都充分考虑了软件的灵活性，尽可能的让用户自主配置测试体系的各项参数。

二、系统设计

（一）整体性

作为嵌入式测试系统的人机交互界面，在其设计的过程中必然要形成一套完备的软件体系，即保证程序运行的整体性。这关系到整个测试系统的完整性和稳定性。

源代码输入和源文件读取部分主要是将指令集测试代码导入到系统中。交叉编译部分的工作是对导入系统的测试代码进行编译处理，以便用户对测试代码进行调试。串口检测部分是将编译通过的测试程序所生成的二进制文件以8位字符串的形式送入串口，经过开发板的运行以后，将结果通过串口输出到指定的LCD显示屏或PC上，从而验证测试程序的可执行性。程序运行日志是对整个程序运行的效率和稳定性向用户提供的反馈信息。

（二）灵活性

在保证程序运行的整体性的同时，为了使测试体系的使用更加的方便，提高测试体系进一步完善的空间，就必须保证各功能模块的灵活性。在源代码输入和源文件读取的部分，系统默认的输入程序是汇编程序，但用户也可以输入C程序，JAVA程序，XML程序等多种程序语言。同时，在交叉编译部分也可以通过调用不同的编译器和链接器对这些程序编译调试，这无形中将单一的面向嵌入式芯片的汇编编译器扩展为集C语言编译器，JAVA语言编译器和XML语言编译器等多种编译器于一体的集成编译环境，从而实现强大的编译功能。串口检测部分为用户提供串口参数的配置框，并支持串口信息的发送与接收，从而使测试体系具有了类似超级终端的串口通信功能，这也为用户对串口操作提供了极大的方便。

三、结束语

作为当前主流的数码产品的关键部件，嵌入式芯片必然会在未来的IT市场上占有越来越重要的地位。本文所探讨的嵌入式芯片测试系统正是基于这样的考量，不但从源代码的输入与保存，源文件的读取与显示，交叉编译，串口的输入输出和程序运行日志这五个模块来构建测试系统，而且还从程序设计的整体性和灵活性两个方面，对该系统进行了评测。未来的嵌入式系统和普通的计算机系统在微型化和小型化方面将会趋于一致，而测试系统也可以进一步扩展为对整个计算机系统进行相应的检测。希望测试系统能为嵌入式芯片的发展做出一定的贡献。

参考文献：

[1]胡振华.VHDL与FPGA设计[M].北京:中国铁道出版社,2003.

[2]陈荣,陈华.VHDL芯片设计[M].北京:机械工业出版社,2006.

[3]张大波,吴迪,郝军.嵌入式系统原理设计与应用[M].北京：机械工业出版社,2005.

[4]邓华,毛岩,吉正.VisualC++案例教程[M].北京:中国多媒体电子出版社,2001.

温控芯片系统设计中低功耗的实现 篇4

1 常用低功耗设计技术

1.1 采用门时钟电路

这是一种控制工作功耗的技术。如事先知道一个触发器输入状态不变, 那么可以通过停止此寄存器的使用的时钟或者模块使用的时钟来减少工作功耗。

1.2 多电源设计

这也是一种控制工作功耗的技术。通过给工作频率低的模块采用低电压电源供电, 给工作频率高的模块采用高电压电源供电可以减少工作功耗和漏电电流功耗。

1.3 门控功耗设计

这是一种控制静态功耗的技术, 静态功耗是由于晶体管存在着漏电流有关, 这个电流在130nm~180nm工艺技术的时候不会成为问题, 但是随着半导体工艺的微细化, 这个问题已经不能忽视, 门控功耗设计是近年来非常受关注的技术, 他是通过关断停止工作模块的电源来大大降低漏电功耗。

1.4 多阈值电压设计

也是一种传统控制静态功耗的技术, 他是通过把相对高速工作、泄露电流大、使用大尺寸晶体管的标准单元作为时序的关键路径, 和相对低速工作、泄露电流小、使用小尺寸晶体管的标准单元作为时序的非关键路径分开, 来实现既满足时序要求, 又优化泄露功耗的一种设计方法。

2 UPF简介

UPF (Unifie d Pow e r Form at) 是描述电源连接的一个标准, 他描述了低功耗设计的用意, 比如电压域的划分, 电源开关, 隔离单元, 以及保持寄存器等器件的放置。下面以我本次设计的温控芯片为例对UPF描述做详细分析。

1) 电压区域划分。芯片总体分为2个区域Pow e r_on和Powe r_s ys。Pow e r_on是常开区是给CTRL单元, I/O单元, tim e r单元供电, Power_sys是系统自行开关电源主要是给AD单元, OTP存储单元, LCD驱动单元供电。

2) 电源网络生成和电源切换开关的描述。这款芯片采用1.8V供电, 先描述总电源, 再描述各单元电源, 最后描述接地。芯片进入休眠模式后Power_sys区域的电源就自动关闭, 对应的单元停止工作, 因此需要电源开关器件, 它属于Power_on区域, 它的种类和控制方式都在UPF文件中描述。

3) 隔离单元和保持寄存器的描述。芯片的一些子模块在断电后为了防止出现高阻态, 需要加入隔离单元, 断电前先把隔离单元激活使它输出固定在0位, 恢复供电时隔离单元要等一段时间再恢复无效状态。当电源关闭后某些寄存器需要保留以前的数据信息, 等电源恢复后再把数据恢复出来, 这就需要保持寄存器。比如OTP存储单元, 他需要两种信号控制存储和恢复, 用两个电源供电。

3 UPF在Design Compiler工具的使用

1) 准备好UPF文件。2) 定义低功耗设计的特殊单元的Library。3) 用load_upf命令载入UPF。4) 用s e t_voltage指定电源电压。5) 用set_operating_conditions指定工作环境。6) 用com_pile_ultra命令工具自动根据UPF文件中的描述插入设计所需要的特殊单元。

如果采用scan技术那么综合脚本中就要加入set_scan_configuration-pow e r_dom ain_m ixingture命令这样可以把不同电压区域的触发器串联起来, 并把电源开关打开使隔离单元处于失效状态, 否则会导致扫描链的插入失败。

4 UPF在Formality工具中等价性验证

1) 设置验证各种参数。2) 读入参考设计。3) 读入设计实现。4) 匹配两者信号, 并验证是否等价。5) 验证完后upf文件和网表在自动布局布线工具中继续完成下一步流程。

5 CPF简介

CPF (Com m on Pow e r Form at) 是Cade nce公司提出的一套完整的低功耗解决方案。他主要要是用来验证PSO (Power Shut Off) 。

6 CPF在Cadence工具中低功耗设计和验证

1) 将低功耗设计规范写成cpf文件。2) 在验证流程中读入cpf文件应用IDTS进行仿真。仿真分3步执行, 编译文件 (Ncvlog) , 扩展和链接 (Ncelab) , 仿真 (Ncsim) 。当进行poweraware仿真的时候, 在Ncelab这一步增加一个option“-nclps_cpfdesign.cpf”把第一部产生的cpf读入就可以了。

读入低功耗设计的相关信息后:当对应的电源关断控制信号有效时, 对应的powerdomain中的信号被置为X值。当对应的电源关断控制信号有效时, 对应的powerdomain中的信号依然为X, 当对应的信号恢复程序执行后, 信号恢复正常。这样就验证了PSO低功耗设计。除此之外门级网表也可以用这个方法验证。在设计验证过程也会出现很多异常的错误, 不用担心, 大部分是设计软件问题, 比如defaultpower dom ain不能被关断。

7 总结

为了延长电子产品使用时间, 低功耗设计变得越来越重要。芯片低功耗设计优化既要考虑动态功耗又要考虑静态功耗, 同时还要从工作时序中功耗动态调度进一步优化才能达到最佳低功耗设计。低功耗技术的引入, 对验证工作也带来了很大挑战, 良好的验证方法可以使开发人员在进行后端设计之前就可以及时发现和低功耗相关的bug, 从而降低损失。低功耗设计和验证方法有很多, 不管是UPF还是CPF目前软件都会有一点局限性但是以后技术会越来越成熟, 功能越来越强大。

参考文献

[1]刘毅.基于UPF低功耗设计下的逻辑综合与等价性验证[硕士论文].安徽学, 2011.

[2]马庆容, 程君侠, 沈磊.多媒体SOC芯片的低功耗设计[J].半导体术, 2007.

[3]Archana Varanasi.Course grained low power design flow using UPF.[D].Rochester Institute of Technology2010.

系统芯片 篇5

nRF24E1满足无绳电话所需要的性能要求：

①内嵌10位A/D转换器，可用于音频采样和电池监控;

②2.4GHz射频收发器，独特的ShockBurst通信方式;

③为D/A提供8位PWM输出。

音频的发前过滤、发后过滤和放大必须在片外进行。用nRF24E1进行无绳电话的数据传输的基本原理如图2所示。

(2)A/D转换

nRF24E1片内ADC的采样信号，在不够一个RF数据包之前，存储在微控制器8051中。采样数据满包后，8051一边存储下一个新的数据包，一边把已满的数据包转换到RF前端去。在ShockBurst通信方式下，每包为24个字节或3ms的音频采样信号。在没有音频信号输入的时候，可以减少输出或只输出很短的状态信息。这样，既减少数据传输的任务，同时也减少系统功耗。在系统设计时，这种节能方法必须在发送端实现。

(3)射频通信

射频连接必须能够保证双向都为64kb/s数据速率，并且要求这个连接是全双工的，即两个收发器能同时工作。由于ShockBurst特性，所有与协议相关的操作都由硬件来处理。虽然

nRF24E1使用的是低速的8051微控制器，但无线传输速度可达到1Mb/s。在初始化配置后，nRF24E1就可对射频收发器进行控制。

时隙由采样频率决定(8kHz=125μs)。每个时隙，A/D必须被读取1次，PWM的值也被更新1次。主从收发器在进行数据传送之前必须先同步化(握手)。RF使用的数据包可定为248位(8位引导信号+16位CRC+32位地址+24字节有用数据)，因此，每个数据包含有24个采样信号。为了达到实时要求，必须3ms发送1次。

(4)D/A转换

当RF前端收到1个有效的数据包，微控制器收到1个RF接收中断时，接收到的数据包中的有效数据部分可用RF前端的I/O豁口分离出来，然后，再把分离出的有效数据部分存储起来作为PWM的输出信号。PWM输出通过8位PWM引擎来驱动，不需要微控制器分担处理任务。nRF24E1中PWM调制器的最大载波频率为64kHz，这个频率易于数据接收后的过滤。

4结论

经使用证明，nRF24E1非常适合用作无绳电话的收发模块，它有以下优点：

*nRF24E1内嵌8051，更易于减小体积;

*不必编写压缩音频信号的代码;

*更易于实现高音质、安全的通信;

*2.4GHz的收发频段为全球开放频段;

*电池监管更方便，且功耗低，用120mAh的电池，可以达到13小时的通话时间或1200小时的待机时间;

系统芯片 篇6

关键词：FPGA；验证系统；软件调试环境

中图分类号：TP311.52 文献标识码：A 文章编号：1674-7712 (2012) 06-0083-01

在进行SoC系统的开发当中，其中所包含的内容为硬件和软件开发。而在进行传统的开发当中，从流程上来看，首先是要设计硬件，在进行设计软件。通常来说，根据这一的流程则是串行进行设计软硬件，这使得SoC推向市场的时间缩短。而在进行同步进行设计软硬件，这也成为SoC设计领域的热门话题之一。笔者根据实践经验，对协同设计软硬件的方法进行有效探索，使得在实际中做到同步进行设计软硬件。

一、设计嵌入式SoC软件调试环境的相关概况

由于在进行设计SoC的过程中所综合的是嵌入式软件和IP模块，而IC这一传统的设计方法所遵循的基础是功能设计，这已经对新设计需求无法做到有效适应，所以必须要变革这一传统的设计方法，基础由功能设计转变为功能组装。在进行设计SoC的过程中所遵循的关键要求是进行深入的系统级分析和设计，做到协同验证和设计软硬件。

软件调试环境在FPGA验证阶段就开始建立所具备的意义非凡，这主要是由于芯片行为能够在FPGA的作用下基本上能够做到全面和正确的仿真，而在诸如指令模拟器等其他仿真环境当中则不能够做到对其芯片行为进行全面性仿真，特别是当出现中断以及外围模块则不能够做到根据指令进行模拟仿真。这就显示出有着十分重要的必要性在进行软件的开发过程中要对指令模拟器和FPGA上面，通常来说，立足于FPGA之上的软件开发基本可以再目标芯片上进行，这就做到开发软件在进行硬件设计的FPGA验证阶段，使得进行项目开发的时间大大缩短，并且开发厂家所关心的成本得到迅速的降低。根据笔者对相关文献的考证，目前软件开发环境当中使用比较多的基本上为以下两种类型：

一是软断点法。并不需要使用比较特点的硬件支持在嵌入式的微处理器内部，所需要的软件主要为：HOST软件在PC端所进行使用；能够给用户进行程序调试提供的界面、接口函数能够和仿真板进行连接使得通信得以实现等；在仿真板上面的监控程序，在仿真板上的特定位置能够进行存放作业的只读存储器当中。这种方法所具备的特点是使用起来廉价方便，发挥作用并不需要特别的硬件进行支持；而这种方法的弊端是效率显得过低，而且只能够调试RAM程序。

二是JTAG+ICE法。这种方法主要是通过在芯片当中进行ICE模块的设计于在线仿真器当中。也就是说，通过嵌入式的ICE模块在芯片内部设计，ICE模块则是嵌入式微处理器和开发系统两者之间所形成的桥梁进行连接，目标系统当中所存在的真实处理器这也就是在线仿真器当中的嵌入式微处理器。与前一种方法相比，这种方法所具备的效率显得更高，并且能够调试ROM程序，可是这必须依赖于特殊的硬件进行支持。

二、软件调试环境的设计原理

软件调试环境当使用FPGA进行验证过程开发的时候，所具备的基本功能主要为：通过对加载程序的应用，做到将系统所编译生成的二进制文件在HOST机转移到目标系统所属的RAM区当中的某一特定区域；绩效断点的设置和取消，使得设置断点在RAM区的程序当中；对目标系统的状态进行查看，其中主要包括ROM所具有的数据值，RAM的目标系统以及CPU寄存器所显示的数值等；STEP功能，能够单步运行程序；GO功能，能够做到开始让程序运行。

而所具备的基本思想是当通过系统的CPU启动后，CPU去0X00000000（在ROM区域）去取指令，同时片选逻辑产生ROM（系统设计中此段地址是用来存放MONITOR程序）的片选信号，这样CPU运行ROM的监控程序，系统由ROM中的MONITOR程序接管。MONITOR程序作了一些基本配置（片选、串口、中断控制器等的配置）完后，等待HOST端发来命令。需要被调试的用户程序被加载到RAM（通过MONITOR），用户所设断点的地方被换成一条陷入MONITOR程序的指令（可用软陷指令或扩展指令等），陷入MONITOR程序后，MONITOR程序把CPU的寄存器值保存到指定RAM中，然后再把这些值通过串口发给HOST端，HOST端再把寄存器的值显示出来。另外一个重要问题就是MONITOR和HOST间通信协议的定义，要保证通信的可靠信和高效性。

三、总结

這种插桩调试方法最大的特点就是灵活简单、不需要特殊硬件支持。可在SoC开发过程中的系统验证阶段（FPGA验证）引入，缩短SoC系统的开始周期。在FPGA验证过程中，同时建立软件开发环境，这可以缩短整个项目的开发时间，实现了软硬件开发并行进行。现在我们在FPGA验证系统上建立了一套软件开发环境（汇编级调试），这样我们就能在FPGA系统板上开发操作系统和其他应用软件。在SoC流水的过程中同样能进行程序开发，在我们的项目中，在FPGA上开发的OS和应用程序都能平移到ASICSoC上，这就节约了不少时间，实现软硬件设计同步进行。

参考文献：

[1]王强,龚龙庆,时晨.一种面向嵌入式SoC设计的混合级硬/软件协同验证技术[J].现代电子技术,2007,9

[2]罗春.基于仿真的系统芯片功能验证技术研究[D].东南大学,2006

[3]程刚.基于System Verilog的功能验证方法研究[D].华南理工大学,2010

凝胶基蛋白质芯片制备系统设计 篇7

蛋白质芯片是指固定于支持介质上的蛋白质构成的微阵列,又称蛋白质微阵列,最早是在生物功能基因组学研究中继基因芯片之后,作为基因芯片功能的补充发展起来的[1,2]。随着人类基因组计划(HGP)的顺利完成及后基因组时代的到来,蛋白质组学研究已经成为生命科学研究的一个重要领域,期间人们对蛋白质芯片这种快速、高通量、高灵敏度的蛋白质组学研究新技术的需求越来越强烈[3,4]。此外,蛋白质芯片也与基因芯片一起,正在逐步成为疾病诊断的重要手段[5,6]。

构建蛋白质芯片的基础是将特异性的蛋白质分子(如抗体分子)固定到基板并保持其活性[7]。由于蛋白质分子的复杂性,蛋白质芯片制备进入低谷,而DNA芯片产业化则方兴未艾。制备蛋白质芯片最大的困难是如何保持蛋白质分子的活性,其中最基本的要素是水环境,作为生物活性分子,蛋白质离开水就会失去活性[8,9]。因此蛋白质的固定策略非常重要,如何在不同的固相表面固定足够多的保持生物活性的蛋白质分子是具有挑战性的工作。当前蛋白质芯片多采用玻璃基板表面修饰固定蛋白质,或者是阵列微孔吸附蛋白质。这些方法不仅制备工艺复杂,而且蛋白质分子很容易失水变性,从而导致芯片失效。

本文基于“ 十二烷基 磺酸钠 - 聚丙烯酰 胺”(SDS-PAGE)非变性凝胶和毛细管电泳(CE)技术,设计蛋白质芯片制备系统,一方面为蛋白质分子保持活性提供了缓冲液环境,另一方面实现了系统的微量和高效点样,不失为一种低成本和简单可靠的蛋白质芯片制备系统。

1原理

构成蛋白质的氨基酸是两性电解质,如式(1)所示。因此蛋白质也是两性电解质,其分子表面带有电荷,因而在电场作用下可以在溶液中泳动。

聚丙烯酰胺、琼脂糖等凝胶为富含水分的多孔介质,物理化学稳定性好,被广泛用作蛋白质等生物活性物质的电泳或层析法制备时的载体,疫苗、胰岛素等生物制剂的生产也离不开凝胶技术。

SDS-PAGE非变性凝胶含有大量水分且pH可调,有利于蛋白质的活性保持,凝胶的分子筛效应便于固定蛋白质,又具有导电性,此外还具有成本低廉、厚度可调、便于切割等优点。

为了快速分离和分析微量生物样品,毛细管电泳应运而生。毛细管电泳常用毛细管内径为75mm和50mm,工作时施加数十千伏高压,可以获得高于40万理论塔板数的分离柱效[10]。借助毛细管微量和高效特点,可以将蛋白质通过电泳的方法定量转移到芯片基板的非变性凝胶中。

2系统设计

要完成蛋白质微量快速的阵列化点样和蛋白质活性的长期保持,蛋白质芯片制备系统须包括高压直流电源模块、蛋白质毛细管转移模块(电泳模块)、蛋白质定量检测模块和点样阵列化模块。整个系统结构原理如图1所示,其中步进电机1代表点样阵列化模块,高压电2代表电源模块,3-9和11构成电泳模块,10-12构成检测模块。

1- 步进电机,2- 高压直流电源,3- 样品池,4- 超声波振荡器,5- 毛细管,6- 点样笔,7- 基板夹,8- 凝胶基板,9- 缓冲液池,10- 紫外检测模块,11- 光电倍增管,12- 紫外光源

2.1高压直流电源模块

毛细管电泳所需要的电压为0 ~30kV的直流高压电源,电流为100 ~500mA,电压输出精度要求高于1%,电压和电流稳定性要求变化不高于0.02%。

经查询,陕西咸阳威思曼生产高质量的电泳用高压电源,其中ME15P15型高压电源可提供0-15KV的高压,但其需要24V±10% 的直流电源作为它的上一级电源(最大电流为4.25A)。24V直流电源使用220V交流电源,选用普通直流开关电源即可。

根据实际需求,不同蛋白质对电泳高压电源的电压和电流的要求会有所不同,所以需要调压电位器调节以获得需要的输出电压。ME15P15型高压电源自带有电位器接口,需选购相应接口的电位器进行安装。

电源接线 :由于毛细管电泳电源电压为万伏级,安全起见采取了将电源的输入接地端口与24V直流电源的接地端用导线共连、负载回路接地、高压电源的输出端和相应的负载相接通、负载的另一端接地等防护措施,接线如图2所示。

24V直流电源安装 :AC-L是交流火线输入,AC-N是交流零线端口,FG为接地端口,G为直流输出的接地端,V为电压输出端口。

20KW电位器的安装 :高压电源的输出电压没有自动调节器,需要采接电位器的方法来实现调节高压大小的目的。根据高压电源说明书,选取20KW的电位器,按图3所示接线。将电位器的可调节端接入到KV-PROG IN,表明输入电路的电压大小。将电位器表盘旋转使得示数为零,用万用表分别测量可变端和其它两根接线之间的电压,测得电压几乎为零的一端接入 +10V的接口 ;测得电压接近20K的一端接入GND接口。接好之后就可以调节电位器的旋钮,来改变分压电路中接入电阻的数值,进而改变高压电源输出电路的电压。

2.2蛋白质毛细管转移(电泳)模块

包括蛋白质样品池、毛细管、凝胶基板、基板夹、缓冲液池等(见图1),毛细管中充满蛋白质溶液并通过两端连通样品池和凝胶。电泳模块功能是借助高压电场将样品池中的蛋白液通过毛细管转移到凝胶基板中。但是由于凝胶基板易于失去水分干燥卷曲,需要将其置于缓冲液中。为了给凝胶加电,特制了专用电极。

2.3定量检测模块

为了保证每个样品阵点处样品量的一致性,需要检测样品点处蛋白质浓度,采用紫外吸收技术路线。模块包括280nm紫外光源、滤镜、光电倍增管(PMT)、数字式微安表等。图4是检测模块的结构示意图,280nm的紫外光聚焦穿过石英基板上凝胶中的样点,光电倍增管对经过滤镜过滤的280nm单波长光进行光电转换,用数字式微安表对转换的电流进行扫读,即可确定电流与样点蛋白质浓度之间的对应关系。此外,C型支架结构可以使点样-紫外检测联动,以保证检测数据的准确性和可重复性。

信号放大器的设计 :由于紫外LED灯的功率仅有0.5mW,光电转换器接收到的能量很小,为了测量数值的有效性和控制更少的蛋白消耗,实验中设计并安装了1000万倍的放大电路。放大电路设计如图5所示。

2.4点样阵列化模块

包括电源、三维位移台、点样笔及机械臂等部件。可以设计专用夹具夹持毛细管,一个简单替代措施是使用铅芯为0.3mm的自动铅笔作为毛细管点样端的夹持件,并通过机械臂固定在位移台Z轴滑台上,借助位移台Z方向上下运动实现抬笔落笔。位移台的XY运动用于带动凝胶基板的移动,实现阵列化样点。

采购北京微纳光科公司的WNMC 400型三维位移台,最小步长达微米级。

3系统集成测试

以上4个模块构建完毕后,按图1所示结构关系连接在一起,高压电源的正极和电泳毛细管进样端插入到样品池中,毛细管出样端经活动铅笔与凝胶基板连通,使用电位器调节高压电源的输出电压。

该系统的关键环节是毛细管电泳,在加电测试前要检查确认毛细管是否充满液体。检查方法是使用万用表测试毛细管两端电阻,电阻值小于100Ω即为导通。

测试用蛋白质为鸡蛋清溶菌酶,0.1M乙酸 - 乙酸钠缓冲液,pH4.5。

基本操作步骤是 :

(1)用平针头注射器将蛋白液注入毛细管 ;

(2)将毛细管两端和高压电源两极分别接入样品池和缓冲液池 ;

(3)启动三维位移台将毛细管出液口插入凝胶100mm深 ;

(4)开通电泳高压,持续数秒后断开(也可根据紫外检测数据控制);

(5)操作位移台抬起毛细管并移动到另一个阵点位置 ;

(6)重复步骤(3)、(4)、(5),直至点样结束。

测试试验时发现,系统经常出现只能点出一个样点的问题。经认真分析排查,确定两个主要原因 :一是所加电压过高使得液体在毛细管出口处电解出微小气泡,气泡聚集隔断了电泳通道和电路的导通 ;二是在第一个阵点停留时间较长,毛细管中的蛋白质消耗殆尽。

针对以上问题,我们一方面加大蛋白液用量,另一方面在缓冲液池外加装超声波振荡器以及时清除电解产生的微小气泡。

以上措施成功解决了系统存在的问题,图6是系统点出的蛋白质阵点,为便于观察,蛋白被染色(考马斯亮蓝G250)。

4讨论

试验发现高压电压、点样停留时间、蛋白质浓度、凝胶浓度以及毛细管出液口形状等都会对点样质量产生影响。电压越高、点样停留时间越长、蛋白质浓度越大,阵点的尺寸也越大。凝胶浓度对阵点影响较小,增大凝胶浓度使阵点尺寸稍有下降。

一种单芯片无线收发系统设计 篇8

单芯片无线电通信系统是将发射机、接收器、放大器、电源管理组件以及其他一些基带逻辑电路综合成一个单一芯片的单晶片装置,单芯片无线电的实现是由于深亚微米CMOS技术的迅猛发展。由于它体积小,低功耗,可以很方便地嵌入到非常小的或者是便携式的电子产品中。又由于使用了CMOS技术,使其成本低,同时因所有电路组件都在一块芯片上,与用PCB板设计的电路相比,设计的最终产品有更高的可靠性。

在单芯片无线电通信中最重要的组成部分是发射和接收,被称为短收发。在发射方,由逻辑电路产生一个低频的基带信号,首先由一个混合器调制到适当的频率(上转换),然后信号经功率放大器(PAS)增强后由天线辐射出去。

在接收方,天线接收到信号,通过低噪声放大器(LNAs),最后被混频器调制,这次是降低信号的频率,称为下转换。将发射机和接收机双方结合在一个单芯片上,必须有一个允许天线发射和接收信号的开关,并且要落实隔离技术以确保独立的电路不互相干扰[1,2]

1 收发器的结构

一个发射加上接收的收发器,发射机送电信号经天线进入大气层,如果想得到非常高的频率,比如大于1 GHz时,发射机将采用连续的上变频来达到正确的频率。但是,如果所需的频率很低,例如100 MHz以下,那么发射机往往用一个直接转换方法,或是单上变频。直接转换,又被称为零中频调制。在设计中采用直接转换的优点在于这种方法能提供更好的噪声特性,使发射机不再需要大体积的滤波器,否则它将占去单芯片过大的体积。但如果基带和载波频率不同量级,混频器的设计就变得更加困难。所以,当芯片采用调幅/调频无线电通信时,应该采用直接转换方案;当它被用于GSM或WLAN的解决方案时,将用连续的上变频,以达到正确的频率,这也增加了系统的复杂性[3,4]。

1.1 混频器

混频器是一个为调制信号频率的电路,在无线电应用中,混频器在基带频率和载波频率之间转换电信号,两路信号驱动混频器,输出的信号是两个输入信号相乘。当通过混频器时,输入和振荡器信号将成倍增加,并且能计算出来。混频器实际上是两个信号的乘法电路线性代数的一个简单性质证明任何信号都可以用傅里叶级数描述,任何信号都是不同频率的正弦曲线的总和。因此每个信号可以用正弦曲线表示,这是数学三角函数特性引起的频率的加和减。比如,输入V1和V2,并使它们通过一个混合器,V1的形式为V1=cosω1t,V2的形式为V2=cosω2t,对傅里叶级数来说,ω1和ω2是信号的频率,t是时间变量。

两个信号的乘式为:

因此,其输出频率是由输入频率的相加和相减两个部分组成。在实践中,滤波是用来去除不想要的正弦频率分量。在先进的工程设计中,能将滤波器包含在混频器中设计,从而避免大体积的滤波器,这是单芯片无线电通信考虑的一个重要因素[5]。

1.2 低噪声放大器(LNA)

低噪声放大器(LNA)是一个旨在限制杂散信号的放大器,它常用在无线电收发机的接收部分,并且非常靠近天线。在大多数情况下,接收机天线接收到的微弱的射频信号将包含一些杂散信号,因此,降低噪声对接收机非常重要。根据Friis公式对于噪声的描述,接收机的全部噪声指数由最初级所控制,因此,将低噪声放大器放在接收部分的前级,以提高信号的抗干扰能力。采用低噪声放大器,后面各级噪音随着LNA的增加而减少,而LNA的噪声直接注入到信号中。因此,当存在少量噪声和失真时,加入低噪声放大器,以增强有用信号功率是必要的。而信号可在系统的后级得到恢复。为了产生适当增益,可以将几个LNA串联起来工作[6]。

1.3 功率放大器(PA)

功率放大器是一个保持电信号波形不失真情况下增加其功率的电路。功率放大器被用于发射机部分,并放在天线的附近。信号经过功率放大器送到天线,发送到外界环境中,由另一个无线电接收装置接收。功率放大器也可串联,以产生与1 W相似的所需功率,它们取决于无线电信号发送的范围。

1.4 天线

单芯片无线收发装置设计的另一关键部分是天线。为了使整个系统规模较小,许多现代的单芯片无线解决方案使用片上天线代替分布式天线。在半导体基板上的天线制作是在高阻硅衬底上制造95 GHz的IMPATT二极管振荡器的芯片集成天线,和在砷化镓基板上制造43.3 GHz IMPATT二极管振荡器的芯片集成天线。高阻硅衬底也被用来制造基于天线操作范围在90～802 GHz的微型机电系统(MEMS)[7,8]。

除了衬底兼容性以外,要降低成本,天线必须利用主流硅技术上的导体和绝缘层制作。目前,金属层可以是8～9层,厚度介于0.5～2μm之间。导体可以采用铝或铜,该绝缘层分离导体是由于二氧化硅厚度介于0.5～1μm之间的变化引起。芯片天线可以用来在集成电路内部以及外部自由空间通信,信号的传播是在传播介质中以光速传播,但在无线互连网中使用的芯片天线不需要光学元件,因为其难于集成[9]。

2 电路设计

2.1 接收机

以下是一个适用于802.11a/b/g无线局域网的单芯片无线电接收机,它有2个波段。图1显示双频接收机详细框图。

接收机有两个差分级联低噪声放大器,对每一个波段,提供必要的前端增益和降低噪声。不用的LNA始终关掉,以减少目前的整体消费。2.4 GHz和5 GHz内的射频信号在下转换为共同的中频(如大约为1.7 GHz)之前被相应的噪声放大器和RF可变增益放大器(VGA)放大。这个中频信号进一步混合后下至正交基带I,Q信号,称LO2。信道滤波器选择用于芯片基带的gm-C滤波器。在基带滤波器中的直流偏移量被两对受同基带IC控制的6位DAC的删除。经实验测量,该接收机具有达90 dB可编程增益,射频和基带信号大约各半。整体接收系统噪声系数对应于5 GHz应用模式为5.5 dB,对应于2.4 GHz应用模式为4.5 dB。

在接收机印板中最重要的装置之一是低噪音放大器(LNA)。LNA的质量对接收器的参数有相当大的影响。图2给出了用于双频接收机中的5 GHz LNA。

图2是改进压缩和共模抑制的5 GHz的LNA示意图。放大器由一对为降低噪音系数而优化的级联差分电路组成。它是利用一种低噪声数字。当一个有用的大射频信号输入时,该LNA转换到低增益模式,以避免信号压缩。增益减少是通过晶体管M2,M5作为一对电流开关实现的通过分流信号电流远离感性负载来实现降低输出信号。增益变化的正确度取决于匹配晶体管的大小和对所有过程及温度死角的有效控制。为了降低噪声可用级联装置,在级联节点的寄生电容通过电感L3和L4滤出。电感L5通过滤去差分M7和M8尾部节点的寄生电容来提高低噪声放大器(LNA)的共模抑制比。增加在尾节点的共模阻抗以提高共模抑制,从而允许LNA使用单端射频输入,无需添加平衡器[6]。

2.2 发射机

图3显示了双波段发射机的方框图。正交基带I,Q信号由同一数字芯片中的DACs产生,以电流输入方式送发射机。输入信号先被可重构滤波器滤波,然后混合到1.7 GHz的中频。由此,无论发射机运行在2.4 GHz或5 GHz的模式,中频信号都被LOF或LO2上转换。发射机采用镜像抑制混频,以避免需要一个中频滤波器。对于图3中的混频器正交分量LO2和LOF是直接由合成器提供,而正交分量LO1为了产生射频混频局部采用RC-CR滤波器。在经过射频可变增益级之后,每一路的射频信号驱动芯片上的功率放大器(PA)。

图4是一个上变频混频器和功率放大器(PA)的电路图,用于蓝牙技术的单片无线调制解调器。这种调制解调器采用了直接转换,所以在收发中不必使用中频带。

重构的基带信号由电阻衰减Gilbert型混频器完成,上变频以及电阻负载如图4所示。I-Q LO驱动信号来自于2阶的多相滤波器,它的输入源于一个锁定参考频率为1 MHz的2.4 GHz VCO。功率放大器如图4所示,由单级集电极开路、在同一块芯片上匹配的差分对和为得到最大功率传送的不平衡变压器组成通过数控尾电流源对差分与导纳的控制来完成,分8步实现30 dB的功率控制[10]。实验测试显示,这种功率放大器能够在50Ψ负荷下传送+3 dBm的连调,而消耗为9 mA。

3 结语

单片无线电通信装置由于受到尺寸和隔离限制,其处理能力有限。其最复杂的装置是应用于WLAN的无线蓝芽调制解调器和收发器,因为它们运行在低功耗状态且需处理的地方有限。而在无线传感器网络的设计过程中,传感器节点无线通信、低耗能、体积小等特点也使单芯片无线收发系统有了极大的空间。单芯片无线收发系统由于采用了深亚微米CMOS技术、低噪音放大电路设计和芯片集成天线技术等,使整个无线收发系统具有低能耗、低成本、体积小、可靠性高的特点。但由于接收和发送系统都集成在一块芯片上,如何开发更好的分离技术,克服电磁干扰等问题,仍是将收发模块、中频模块、基带信号处理模块和电源管理与控制模块等所有连同天线和开关集成在一个单芯片中的片上系统(SOC)的主要课题。

摘要：为了使无线收发系统能方便地应用于无线传感器网络、蓝牙技术与无限局域网(WLAN)等领域,采用了片上系统设计方法,将无线收发系统设计在一块单芯片上,使其最小化。给出了单芯片无线电的基本结构及电路实现的若干组成部分(混频器,低噪音放大器,功率放大器等)的解决方案。电路具有体积小,低功耗,成本低,可靠性高的特点。

关键词：单芯片无线电通信,低噪声放大器,收发器,WLAN

参考文献

[1]OH Nam-Jin,LEE Sang-Gug,KO Jinho.A CMOS 868/915 MHz direct conversion ZigBee single-chip radio[J].IEEE Communications Magazine,2005,43(12):100-109.

[2]KADOYAMA Takahide.A complete single-chip GPS re-ceiver with 1.6-V 24-mWradio in 0.18-um CMOS[J].IEEE Journal of Solid-state Circuits,2004,39(4):562-568.

[3]ISHIKURO Hiroki,HAMADA M,AGAWA KI,et al.Asingle-chip CMOS bluetooth transceiver with 1.5 MHz IFand direct modulationtransmitter[C]//2003 IEEEInterna-tional Solid-state Circuits Conference.Kawasaki,Japan:[s.n.],2003,1:94-480.

[4]AHOLA Rami,AKTAS A,WILSON J,et al.A single-chip CMOS transceiver for 802.11a/b/g wireless LANs[J].IEEE Journal of Solid-state Circuits,2004,39(12):2250-2258.

[5]ZARGARI Masoud,JEN S,LEE M,et al.A single-chipdual-band tri-mode CMOS transceiver for IEEE 802.11a/b/g wireless LAN[J].IEEE Journal of Solid-state Circuits,2004,39(12):2239-2249.

[6]Ryynanen J,KIVEKAS K,JUSSILA J,et al.A single-chip multi mode receiver for GSM900,DCS1800,PCS1900,and WCDMA[J].IEEE Journal of Solid-state Circuits,2008,38(4):594-602.

[7]Kenneth K.On-chip antennas in silicon ICs and their appli-cation[J].IEEE Transactions on Electron Devices,2005,5(7):1312-1323.

[8]K K O,KI M K,FLOYD B,et al.Wireless communica-tions using integrated antennas[C]//Proceedings of theIEEE 2003International Interconnect Technology Conference.FL,USA:IEEE,2008:111-113.

[9]LIE D Y C,YUAN Xiao-juen,LARSON L E,et al.RF-SoC:low-power single chip radio design using Si/Si Ge BiC-MOS technology[C]//2008 3rd International Conferenceon Microwave and Milli meter Wave Technology Proceed-ings.CA,USA:IEEE,2008:30-37.

基于RF微功率芯片的测温系统设计 篇9

关键词：nRF24E1,短距离无线数据传输,手机显示,测温

在农业生产活动中,温度、湿度信息的采集和传递是一项很重要的功能,以前粗放式生产,现在是追求高技术含量的精细化生产。农业上孵化、育种等场合,需要对温度实行控制,许多领域对温以及压力等数据的采集可通过传感器来实现,如何有效地管理棚室温度,是当前蔬菜管理的重点。本文针对由于农作物的不同时期传感器的空间位置不固定,布线不方便,可靠性差的问题,采用无线通信技术进行数据传输。利用微功率RF芯片(nRF24E1)设计了一个体积小、成本低、性能稳定、功耗低、数据传输可靠的点对多点的无线射频数据采集系统,实现了对多个采样点的实时数据无线采集。经过实际使用,DS18B20和单片机AT89S52以及RF芯片组成的测温系统,完全符合用户的需要。

1 系统总体设计

本系统要实现的是温度、湿度和压力的采集、传输、显示和后期处理等功能。系统的总体构想为数据采集模块,短距离无线通讯模块,串口通信模块,显示处理模块几大部分。系统方案的确定主要集中在无线通讯模块的选择和显示模块上[1,2]。

硬件系统组成如图1所示,首先用传感器将现场信号转换为电信号,经过模/数转换器ADC采样、量化、编码后转换成数字信号,送到单片机进行初步处理,然后利用nRF2401无线数据传输芯片通过无线方式将有效数据发送给接收端,接收端在接收到有效数据后通过串行口将数据送入手机,手机通过C#语言编写的控制程序完成数据的显示以及对有效数据进一步处理的任务。

2 系统硬件设计

2.1 系统硬件组成

图2所示是系统的硬件组成,DS18B20是DALLAS公司生产的一线式数字温度传感器,可把温度信号直接转换成串行数字信号供微机处理。具有3引脚TO-92小体积封装形式;温度测量范围为-55～+125 ℃,可编程为9～12 b A/D转换精度,测温分辨率可达0.062 5 ℃,被测温度用符号扩展的16 b数字量方式串行输出;其工作电源既可在远端引入,也可采用寄生电源方式产生;多个DS18B20可以并联到3根或2根线上,CPU只需1根端口线就能与诸多DS18B20通信,占用微处理器的端口较少,可节省大量的引线和逻辑电路。从DS1820读出的信息或写入DS1820的信息,仅需要1根口线(单线接口)。读写及温度变换功率来源于数据总线,总线本身也可以向所挂接的DS1820供电,而无需额外电源。以上特点使DS18B20非常适用于远距离多点温度检测系统。DS1820提供九位温度读数,构成多点温度检测系统而无需任何外围硬件,DS1820与nRF24E1的连接方式如图3所示。

在本系统中,传感器采集数据后,送到下位机,下位机和上位机通过无线数据通道联系。无线数据收发部分主要由nRF24E1芯片、E2PROM、晶振、传感器信号输入和天线组成。

2.2 芯片nRF24E1内部结构

nRF24E1芯片是无线数据收发部分的核心,通过内嵌的51单片机内核,控制芯片内的A/D转换模块,无线收,发模块。将射频发射、接收、GMSK调制、解调、增强型8051内核、9输入12 b ADC、125频道、UART、SPI、PWM、RTC、WDT全部集成到单芯片中,从而实现数据的采集,传输,处理等功能[3]。硬件模块如图4所示,芯片主要由以下部分组成:

(1) CPU(微处理器)。带有增强型8051内核, ADC、SPI、RF发射器1个、RF接收器2个、唤醒定时器5个中断源,1个UART以及3个定时器。

(2) PWM输出。可编程确定PWM的输出工作于6位、7位或8位,PWM信号的频率可由软件控制。

(3) SPI接口和SPI总线。

(4) RTC唤醒定时器、WTD和RC振荡器。

(5) A/D转换器。A/D转换器有9个输入通道可通过软件进行选择。

(6) 无线收发器,通过内部并行口或内部SPI口与其他模块进行通信,工作于全球开放的2.4～2.5 GHz频段。

3 无线数据传输系统的软件设计与实现

本系统在编程时采用模块化设计思想,各主要功能模块均编成独立的函数在主程序中加以调用,程序主要由以下功能模块组成:上电初始化程序、无线收发程序、数据包打包拆包程序、数据处理程序。采集端和接收端在上电后首先调用初始化程序,完成无线收发频率、工作模式、发射速率、A/D转换器精度及其他内部寄存器的初始化配置[4,5,6]。

3.1 软件流程图

软件流程图如图5～图7所示。

图7 系统数据无线接收流程图

3.2 无线通信软件系统描述

系统软件设计主要包括两部分:无线通信模块和手机端数据处理模块,采用C#语言编写。无线通信模块首先需完成串口配置、A/D配置和接收器的配置,然后编写发送函数和接收函数实现无线通信[7,8]。由于从机有多个,采用轮询的方式,对从机轮流发给“令牌”, 从机在获得“令牌”期间才能和主机间进行通信。采用单工方式通信,首先打开通信配置,发送“配置字”,然后关闭通信配置,接收方接收到“配置字”后按照地址进行通信[9,10]。接收函数和发送函数简介如下:

3.2.1 接收函数

接收函数程序如下:

3.2.2发送函数

发送函数程序如下:

4 结 语

该无线系统电路简单、性能稳定、抗干扰能力强、可靠性高、搭建方便、易于扩展,本系统适用于在短距离对多种环境温湿度的监测,有广阔的应用前景。无线数据传输在实验室的效果是好的,对采集参数的接收和数据的发送都反应灵敏。但无线数据传输还存在着一些问题,若采用竞争信道的方式可进一步提高系统效率,采用USB接口,可提高效率,同时支持即插即用,这些特性都需要进一步改善。

参考文献

[1]Nordic.nRF2401 Product Specification[M].[S.l.]:Nor-dic Corporation,2009.

[2]林嵘.数据转换与接口技术[M].南京:东南大学出版社,2006.

[3]KAPP S.Leaving the wire behind[J].IEEE Internet Com-puting,2002,6(1):82-85.

[4]王桂静,梁得胜,田锡天.基于nRF24E1的生命信号实时无线采集系统设计[J].工业仪表与自动化装置,2005(3):38-40.

[5]刘恒.基于nRF24E1的无线加速度测量系统设计[D].西安:西北工业大学,2007.

[6]牛伟,郭世泽,吴志军.无线局域网[M].北京:人民邮电出版社,2003.

[7]胡汉才.单片机原理及其接口技术[M].北京:清华大学出版社,2008.

[8]Nordic.VLSI ASA wireless hands-free using nRF24E1[M].[S.l.]:Nordic Corporation,2008.

[9]金炯泰.如何使用KEIL 8051 C编译器[M].北京:北京航空航天大学出版社,2007.

系统芯片 篇10

随着人们生活水平的不断提高和科技的不断进步, 无线射频技术已得到越来越广泛的应用, 如安全防护领域, 商品生产销售领域, 管理与数据统计领域, 交通运输领域等。

本文选择n RF2401无线射频芯片为研究对象, 并基于此芯片完成了短距离无线射频传输系统的设计。

1 射频芯片简介

n RF2401是单片射频收发芯片, 工作于2.4~2.5GHz ISM频段, 芯片内置频率合成器、功率放大器、晶体振荡器和调制器等功能模块, 输出功率和通信频道可通过程序进行配置。芯片能耗非常低, 以-5d Bm的功率发射时, 工作电流只有10.5m A, 接收时工作电流只有18m A, 多种低功率工作模式, 节能设计更方便。其Duo-Ceiver技术使n RF2401可以使用同一天线, 同时接收两个不同频道的数据。n RF2401适用于多种无线通信的场合, 如无线数据传输系统、无线鼠标、遥控开锁、遥控玩具等。

n RF2401内置地址解码器、先入先出堆栈区、解调处理器、时钟处理器、GFSK滤波器、低噪声放大器、频率合成器, 功率放大器等功能模块, 需要很少的外围元件, 因此使用起来非常方便。

2 系统设计

2.1 系统分析

系统目标是建立一个在一定范围中使用的小型无线网络, 并且要求通信距离在10米左右, 具有无线抄表和数据通信的功能。系统模型如图1所示。

2.2 系统硬件设计

系统从硬件角度主要包含射频部分、单片机控制部分和电源部分。

系统的射频电路由n RF2401和一些外围元件构成。电路设计如图2所示。

其中n RF2401的电源采用Nordic公司给出的参考电路, C6, C7为去耦合电容。天线部分参考电路采用的是鞭型天线, 所占空间较大。现在无线通信领域常采用的天线是倒F型天线。倒F天线结构紧密, 带宽适中, 不容易损坏, 而且和鞭型天线比起来功率吸收更小。因此本设计采用倒F天线。匹配网络由L1, L2, L3, L4, C8, C9, C18, C19, C21和C22构成。出于成本的考虑采用了Cc=12p F, ESR<40的晶振, 最好可以使用Cc=16p F的晶振。

系统采用Atmel公司的AT89C51RB2单片机作为处理器。这是一种低功耗、高性能的8位CMOS单片机。片内含有16KB Flash ROM, 1280字节RAM, 8位数据总线, 4个串行I/0端口, 32条I/0线, 3个16位定时/计数器, 9个中断源, 片内振荡器和时钟电路, 工作频率40MHz工作电压范围为2.7~5.5V (实际使用+5V供电) 。[1]

AT89C51RB2的电源由MAX708提供, MAX708给AT89C51RB2提供复位信号, 减少微处理器系统中为控制电压供给和电池功能所需要组件的复杂性和数目。它和独立的ICs或离散组件相比可显著增强系统的可靠性和准确性。MAX708用一个有效高电平来代替看门狗定时器。当供给电压低于4.40V时, MAX708产生一个复位脉冲, 复位脉宽200ms。3个发光二极管是为了指示工作状态。通过程序设置, 可使系统不同的状态, 不同的指示灯亮, 便于调解。

AT89C51RB2有DART和SPI接口, 而n RF2401用的是DRl, CLK和DATA三线传输。考虑到速率因素, AT89C51RB2和n RF2401的连接用SPI接口实现。

系统的电源由外部电源, 集成稳压器LM1117和一些外围元件组成。这部分的设计主要根据前面几部分各个芯片的电源要求, 借鉴LM1117的参考设计完成的。输出3.3V。一般LM1117不需要外接电容, 这里考虑到输入端的连线可能超过15厘米, 故采用了2个电容。这样可以改变瞬态响应。C2、C4和C23用来储能和滤波。

2.3 n RF2401的收发模式

n RF2401的收发模式有Shock Burst收发模式和直接收发模式两种。Shock Burst收发模式下, 使用片内的先入先出堆栈区, 数据低速从微控制器送入, 但高速 (1Mbps) 发射, 这样可以尽量节能, 因此, 使用低速的微控制器也能得到很高的射频数据发射速率。与射频协议相关的所有高速信号处理都在片内进行, 这种做法有三大好处:尽量节能;低的系统费用 (低速微处理器也能进行高速射频发射) ;数据在空中停留时间短, 抗干扰性高。n RF2401的Shock Burst技术同时也减小了整个系统的平均工作电流。在Shock Burst收发模式下, n RF2401自动处理字头和CRC校验码。在接收数据时, 自动把字头和CRC校验码移去。在发送数据时, 自动加上字头和CRC校验码, 当发送过程完成后, 数据准备好引脚通知微处理器数据发射完毕。[2]

结束语

基于n RF2401的短距离无线数据传输方案, 成本低、开发方便、应用广泛, 可方便的用于条码扫描、无线抄表等功能。该系统可用于点对点的通信, 进行适当的改进后可进行点对多点的通信, 实现组网, 十分方便灵活, 具有很强的实用价值。

摘要：本文主要介绍了一种基于nRF2401射频芯片的无线数据通信系统设计。运行表明, 该系统控制方便、工作稳定, 能实现可靠的无线数据传输。

关键词：射频,无线通信,系统

参考文献

[1]林伸茂, 管继斌, 白雁钧.8051单片机彻底研究[M].北京:人民邮电出版社, 2004.

[2]nRF2401中文手册.http://d.download.csdn.net/down/469346/eelansky