通用调制

关键词： 调制 模型 系统 通用

通用调制（精选四篇）

通用调制 篇1

1 系统概述

1.1 DSP Builder

DSP Builder由美国的Altera公司推出, 是面向DSP开发的一种系统级工具。在采用FPGA对DSP系统进行设计时, 就可以直接通过那界面对该系统进行建模以及系统级的仿真。通过V H D L硬件, 可以使得该系统的设计模型进行描述语言的转换。该系统在D S P Builder的基础上, 利用DDS技术完成通用调制信号发生器的设计与分析。

1.2 DDS

DDS全称为直接数字频率合成器, 是新型的频率合成技术, 由频率控制字、相位累加器、正弦ROM查询表和O/A转换器以及低通滤波器五部分组成。在高速储存器中, D D S会放入有关正弦函数-相位的数据表格, 再进行ROM查询表的相关操作, 读出的数据会被送到高速DAC中, 从而产生正弦波。在这个过程中, 需要有参考的系统时钟, 通常会采用晶体振荡器, 能够保证其高度的稳定性。

2 通用调制信号中常见的5种调制方式

在通用调制信号中常见的几种调制方式包括P S K、A S K、F S K、M S K以及Q A M等。2 P S K在传输的效率很高, 抗噪声的能力比较强;2 A S K设备比较简单, 但是在抗噪音性能方面比较差。64QAM在频带资源比较有限的场合比较适用。这三者的带宽频带利用率都很高, MSK次之, 2FSK最低。其中MSK相位是连续的, 信号严格正交。而2FSK虽然在抗干扰能力上比较强, 但是会占用频带宽, 而且频带的利用率很低。因此, 在选择信号调制方式时, 需要将很多因素都考虑进去。在抗噪声性能方面, 2PSK和2FSK都比较强, 可以从这两个之中选择应该。在高频带利用率方面, 2 P S K和2ASK都比较强, 可以在其中选择一个调制方式。而在对通用调制信号发生器的设计工作中, 需要对各种调制方式进行整合而使得这些调制方式可以被灵活调用, 在同一个平台上可以有多种数字调制技术一起发挥其作用。

3 DDS系统软件的设计和仿真

3.1 DDS系统的原理

DDS频率分辨率比较高, 在进行频率切换时, 速度非常快。当频率发生改变时, DDS还能保证相位的连续性, 有利于频率、幅度和相位等方面的调制。这次的设计研究建立在D D S模型之上, 将P S K、A S K、F S K、M S K以及Q A M等五种数字调制方式进行集成, 适当地添加模块。当外部输入不一样的时候, 调制方式也应该不一样。所以, 在输出时, 应该选择不相同的调制方式。DDS模型不但简洁, 而且实现也很方便。图1为DDS的原理图。

在DDS的原理图中, 相位累加器的字长是频率分辨率的直接影响因素。当频率字的输入发生改变时, 可以通过相位累加器以及ROM查询表得到其正弦波形, 其频率是不一样的。而要得到不同相位的波形, 则可以选择将相位加法器加到相位累加器的后面。这样就可以将相位字的输入进行改变, 然后就可以直接对输出信号的相位进行控制, 让信号在输出之后会产生不一样的位移。这样, 输出之后得到的波形相位就不一样了。另外, 在需要对输出幅度的大小进行改变的时候, 可以选择在ROM查找表的后面连接上乘法器, 然后对幅度控制字进行控制即可。所以, DDS模型可以用来对通用调制器进行设计。

3.2 DDS模型

在DSP Builder的基础上, 根据DDS的原理构建一个DDS模型, 其模型如下图2所示。

DDS模型中有一个核心调制系统模型, 采用Signal Compiler实现核心调制系统模型和VHDL硬件描述语言之间的转化, 然后再对Signal Compiler的图标进行双击操作。这个时候会有对话框弹出来, 移动鼠标对Compile选项进行点击。点击之后, QuartusⅡ会被DSP Builder调用进行全程编译, 完成QuartusⅡ工程的创建、综合和网表生成以及器件适配等相关内容。QuartusⅡ在完成编译工作之后, 并没有相关的时序报告, DSP Builder也只有器件系列。因此, 在QuartusⅡ中, 通常会在Signal Compiler实现了.mdl文件与HDL语言之间的转化之后, 还需要进行更进一步的设置以及完整编译。

在QuartusⅡ中, 可以添加mux1to3模块而构建出具有很好扩展性的调制器模型。在编写的时候, 可以采取VHDL语言, 从而实现外部输入选择调制模式的功能。在QuartusⅡ中, 被转化之后形成的.mdl的源文件为.vhd。因此, 在过程中, 首先要将.vhd实现为.bsf。而.bsf为模块符号。然后再建立一个新的工程, 采用原理图输入的方法从顶层文件中将模型转换后的模块、由VHDL进行编写的模块等调出来, 再进行管脚的相应输入输出。当连线正确之后, 必须在该工程中加入所需要的工程文件, 最后就要将完整编译这一功能启动。

在QuartusⅡ中, 进行更进一步的设置以及完整编译之后, 为了在顶层文件调动模块时方便快捷, 要将该核心系统实现为.bsf。其中.bsf为模块符号, 名称为tiaozhi_gnjwhgdbic.bsf。接着还要建立总工程Project.qpf。采用原理图输入的方法在顶层文件中建立总工程, 在对端口和相应模块进行添加之后, 要将线正确连接起来。总工程的顶层原理图包括三个模块, 即为系统核心、CHOOSE模块以及s_p模块。各种调制方式的相关运算与输出等工作是由系统核心来完成的。而CHOOSE模块则是选择合适的调制方式, 由外部输入组合来决定。另外, CHOOSE模块还可以根据输入基带信号码元而对不一样的幅度控制字、相位字以及频率字等的输出进行选择。CHOOSE模块是一种组合逻辑电路, 具有逻辑功能。而s_p模块能够串并转换基带信号码元, 通常被应用在64QAM的IQ分路输出之中。

这个时候在系统中进行仿真工作, 被称为后仿真或者时序仿真, 与实际的硬件系统性能情况比较接近。在系统中, sys_clk是输入管脚, 也是系统时钟, 同时还是串并变换模块过程中的时钟。对五种通用调制信号进行仿真之后, 得到相关参数。

4 系统硬件的实现和测试

在对系统硬件进行测试之前, 要把配置文件下载下来放到FPGA芯片上, 采用嵌入式逻辑分析仪对待测试的信号进行测试分析。第一步就要在嵌入式逻辑分析仪上安装采样设置, 观察所要用到的相关数据, 如数据深度、采样时钟以及信号节点的触发状态等等。观察结束之后, 要将其数据以.stp的文件形式进行保存, 并且将其添入系统工程中, 然后将完整编译启动。编译完成之后, 结果是资源消耗越大了。但只要在通过调试之后, 将.stp文件删除, 再进行一次完整编译, 则可以恢复系统占用空间, 不会对系统的最后资源开销产生影响。

由于FPGA开发板上存在有源晶振50兆赫, 要想直接验证系统性能, 基于总工程的顶层原理, 可以添加一个分频模块以实现外部50兆赫频率的接收, 而且还要输出系统时钟、数字基带信号以及串并变换时钟。另外, 分频模块的编写参数应该参考原来系统仿真的参数值。通过嵌入式逻辑分析仪的分析, 证明了该系统的正确性以及可行性。

5 结语

基于DSP Builder的DDS系统比其他复杂的系统有更大的优势, 比如形象直观、节省时间、可扩展性较佳。另外, 在mux1to3模块进行扩展的条件下, DDS技术可以集成更多调制器, 以实现更多的调制方式。

摘要：在DSP Builder的基础上, 系统采用DDS技术的调制方式对系统进行设计和仿真, 经过验证之后, 该系统具备多模式的信号调制功能, 而且扩展性比较好, 灵活性也很强。最终的实现方法是通过采取FPGA来完成, 在进行硬件验证时, 采取的是嵌入式逻辑分析仪设备。

关键词：DSP Builder,调制,信号发生器

参考文献

[1]肖炎根.基于DSP Builder的AM信号发生器的设计[J].电子技术, 2010 (3) :100~101.

通用调制 篇2

1 卫星通信调制解调的相关概述

1.1 卫星信道特征性及调制体制

卫星通信信道特征主要有: (1) 宽带的功能性受到的频率资源和信道等因素的影响; (2) 卫星通信的质量受到电磁环境和噪声因素的影响; (3) 卫星的功率放大器重量对通信功率的影响较大。调制解调是对数字信号进行载波调制, 促使数字信号能够在有限的宽带内部信道内完成传输。卫星信道对调制体制具有一定的要求, 需要调制后的波形具有恒包络特性, 并需要具备较好的抗干扰能力。

1.2 调制方式的选择

在实际的调制方式选择中, 由于带宽受限, 需要合理地对传输的功率和效率进行控制, 满足卫星信道对调制体制的基本需求。选择调制方式需要重视对频带利用率、功率利用率、同步等内容进行分析, 进而选择适宜的调制方式, 从而完成对通用卫星的调制模块的设计。

2 通用卫星通信调制解调模块的设计

2.1 基础参数

本模块适用于多种卫星通信, 且具备组帧、编码、调制等功能, 并由前向解调和反向调制两个部分构成。本设计是由现场可编程门阵列 (Field-Programmable G a t e A r r a y, F P G A) , 联合外围电路, 实现模块的设计。调制方式采用接收二进制相移键控 (Binary Phase Sh if t Key i ng, BPSK) , 发射采用BPSK, 四相相移键控 (Quadri Phase Shift Keying, QPSK) 。

2.2 原理

该模块由调制部分和解调部分组成, 在实际的模块设计中, 需要合理地对调制解调模块进行设计, 并分别对两部分的基础原理进行分析。其中调制部分是由多个部分构成, 当数据输入到模块中, 由FPGA完成对数据信息的过滤、编码和组帧等内容进行实现, 并完成低通滤波和调制的应用, 实现中频输出。输出后的数据信息被转化为中频输出, 进入到解调部分, 再由A/D完成对信号的采样, 并由FPGA实现对扩频码捕获跟踪、译码和解扩解调等内容, 最后完成对数据的输出。

2.3 硬件设计

硬件部分是保障卫星通信调制解调模块功能性的主要内容, 如图1所示, 为硬件电路框。

根据图1的基本情况内容, 明确硬件部分主要由FPGA联合外围电路完成, 且由RS422串口设置完成对模块的工作模式切换, 功能性较强。

(1) 模块设计采用数字化的方式, 为此, 需合理地对芯片进行选择, 确保A/D采样的有效性和稳定性。选择XC5 V L X 220芯片, 主要是由于其具有良好资源量, 且能够支持信号的接收和采样。

(2) 在实际的可控滤波器组件选择时, 需要其能够对带宽进行控制, 结合生存时间 (Time To Live, TTL) 控制信号的基本情况和0.500~110 Mb/s速率等内容, 择取适宜的可控滤波器组件。

(3) 由于信息具有较高的速率跨度, 为此, 需要合理地选择调制方式, 本模块采用正交调制的方式。

(4) 电源选择, 电源需要具有良好的保护功能, 以满足系统的需求情况。

(5) 电路需要合理地布局, 根据图1的基本情况, 尽可能减少组件之间的干扰, 并保障FPGA芯片最高运行时钟240 M H z, 此外, 为了保障后续测试的效率, 需要合理地对测试接口进行预留, 模块采用LVTTL测试接口作为测试用接口。

2.4 软件设计

调制软件的设计框如图2所示。

按照上述设计方式, 完成对调制软件的设计。解调部分设计时, 结合基本原理, 选择适宜的采样频率, 促使频率满足如下公式:

选择合适的二采样频率后, 完成对扩频码的捕获跟踪环设计, 设计采用的分段相关快速捕获算法完成对扩频码的捕获, 再完成对定时同步、译码和软件动态加载等内容, 从而有效地完成对解调部分的设计。

解调部分与调制部分设计完成后, 需要对接口软件进行设计, 设计采用LVDS接口, 并通过RS422串口监控软件的应用, 保障接口软件的功能性。

3结语

本文给出了一种通用卫星通信调制解调模块设计, 能够适应多种卫星通信的基本需求, 具有较高的应用价值。另外, 通过实践验证, 本设计可适应较高的多普勒动态和跨度较大的信息速率, 具有非常好的通用性和适应性。

参考文献

[1]徐远超.一种通用卫星通信调制解调模块的设计[J].通信技术, 2016 (2) :238-242.

[2]李辉, 吴争.一种低功耗通用调制解调平台的设计及实现[J].无线电工程, 2014 (1) :78-80.

[3]金华松, 鲁新龙, 邱冬冬.基于软件无线电技术的通用卫星模拟器设计[J].电子设计工程, 2014 (3) :117-119.

[4]聂伟, 王岩嵩, 张永杰.软件无线电中频解调器设计与实现[J].实验技术与管理, 2011 (4) :52-57.

通用调制 篇3

随着通信设备的不断发展变化,新的体制和标准的不断提出,不同种类的通信电台之间无法互通(如:模拟、数字、扩频、单边带、CDMA等)的问题也更加突出。在此种背景下就要求有通用的硬件平台来实现不同的调制,此种思想即为软件无线电思想。

FPGA经过近20年的发展,到目前已成为实现数字系统的主流平台之一,作为ASIC领域中的一种半定制电路,FPGA既解决了定制电路开发周期长、投入资金大、电路灵活性差的问题,又克服了原有可编程器件门电路数有限的缺点。FPGA使用灵活的特点,使得只要对其配置不同的数据就可以产生不同的电路功能。因此,对于数字通信系统设计,只需要增加相应的AD/DA外围器件,就可以实现单一平台的多种调制、解调的实现。

1 核心芯片介绍

1.1 XC4VSX55芯片

Xilinx公司的XC4VSX55属于Virtex-4系列中的Virtex-4 SX平台,Virtex-4 SX平台提高了DSP、RAM单元与逻辑单元的比例,最多可以提供512个Xtreme DSP硬核,可以工作在500 MHz,其最大的处理速率为256 GMAC/s,并可以创建40多种不同功能,能多个组合实现更大规模的DSP模块。SX平台的FPGA非常适合应用与高速、实时的数字信号处理领域,如无线通信、视频、多媒体等领域。

1.2 AD9957调制器

AD公司的AD9957芯片是一种通用的调制器,它为有线或无线通信系统的发射机提供了一种灵活的上变频解决方案。AD9957集成了一个高速DDS(数字频率合成器),一个高性能、高速的14位D/A转换器,时钟倍频电路,数字滤波器和一些其他功能的DSP电路。

AD9957的内部时钟速度高达1 GSPS,支持最高达400 MHz的模拟输出,集成的D/A转换器工作速度为1 GSPS,支持250 MHz的基带I/Q数据输入速率,相位噪声≤-125 dBc/Hz(400 MHz的载频,1 kHz的偏移),SFDR(窄带无杂散动态范围)大于80 dB。

AD9957的各种可编程功能都由内部的控制寄存器进行控制,而相应控制寄存器内容的读写是通过串行I/O端口来完成的,AD9957串行端口是一个灵活的同步串行通信端口,可以与很多工业标准的微控制器和微处理器相连接。

AD9957有3种工作模式:正交调制模式、插值数模转换模式和单音模式,本文所设计AD9957均工作在正交调制模式。

2 中频信号生成原理

正交调制模式下,如果设定AD9957的中心载频为ω0,则AD9957生成的信号形式为:

undefined

如果要生成某种调制信号:f(t)cos(ωct),其中ωc为载频。则有:

undefined

从而根据式(1)有:

undefined

式中:ω=ωc-ω0,ω0为AD9957中心载频;I(t)、Q(t)为在FPGA中需要生成的同相和正交分量的中频信号。

根据式(2)和式(3),可知AM调制信号可以进行如下变换:

undefined

式中:KAM为调制指数;f(t)为基带模拟信号。得到生成AM调制信号所需的I(t)、Q(t)可表示如下:

undefined

3 系统构建

系统由控制器、信号生成器、射频模块和天线4个部分构成,其中控制器、信号生成器为本平台设计重点,射频模块通过混频器完成生成信号的频谱搬移,天线将混频后的信号发射出去。控制器的界面如图1所示。

系统构建如图2所示。

控制器完成对系统的整体控制,可以通过图形界面向下输入调制方式、调制指数、信号幅度等多种参数;计算机的声卡输出可为信号生成器提供基带语音待调制信号;USB传输线即可以传递参数给信号生成器,还可以实现FPGA的在线配置,从而可以省掉JTAG下载电缆,简化系统设计。

信号生成器采取了FPGA和集成了DDS和DAC功能的AD9957芯片相结合的方法。在FPGA内部,主要包括控制参数转换模块、AD9957配置模块、正交两路中频信号生成模块、基带信号内插模块及时钟分配模块等。以产生AM调制信号为例,按照式(4),式(5),其实现框图如图3所示。

4 应用举例

基于此软硬件平台,可实现多种调制信号。以AM调制为例,按照图3的中频信号的生成方式生成信号,通过USB下载好FPGA配置文件。设置声卡输出8 K单频信号,依次设置调制方式为AM,载波频率为137.481 MHz,调制指数为0.5,下载参数后通过频谱仪和示波器可以观察AM信号的频谱和波形分别如图4和图5所示。

5 结束语

基于FPGA与AD9957的通用调制平台能灵活、方便地实现不同速率下数字基带信号和模拟信号不同方式的调制,具有开发周期短、体积小、性能优越和易于功能扩充等优点。该平台能很好地满足各种调制的要求,经过实际测量验证,性能稳定可靠,达到了预期的效果。

参考文献

[1]樊昌信,曹丽娜.通信原理[M].北京:国防工业出版社,2006.

[2]田耘,徐文波,张延伟.无线通信FPGA设计[M].北京:电子工业出版社,2008.

[3]田耘,徐文波,胡彬.Xilinx ISE Design Suite 10.x FPGA开发指南[M].北京:人民邮电出版社,2008.

[4]高琴,姜寿山,魏忠义.基于FPGA的DDS信号源设计与实现[J].西安工程科技学院学报,2006,20(4):210-214.

[5]周资伟,王世练,张尔扬.多功能调制平台的设计与实现[J].通信技术,2003(11):19-20.

[6]余晶晶,陶成,贾怀义.基于FPGA与DDS技术的通用调制平台的研究[J].电测与仪表,2007,44(5):47-50.

通用调制 篇4

多电平变流器采用低容量器件直接实现大容量的功率变换而无需变压器的连接,已经成为大功率电力电子装置的理想拓扑结构,在中高压交流传动[1,2]、大容量电能质量控制[3,4]、轻型高压直流输电[5,6]以及大规模可再生能源利用[7]等场合得到了广泛应用。

多电平变流器有3种基本拓扑结构,即二极管钳位型多电平变流器、飞跨电容型多电平变流器和级联型多电平变流器[8]。这3种基本的多电平变流器各自存在一些难以解决的问题,例如元器件数目多、直流侧电压不均衡或需要多路独立直流电源等。此外,上述3种多电平变流器结构都是由电压型桥式电路扩展而来,只能实现从直流侧到交流侧的降压变换。在直流电压较低或者变化范围较宽的场合,上述3种结构都不能适用。为了解决上述问题,各种新型的多电平变流器拓扑结构不断涌现[9,10,11,12]。

各种新型的多电平变流器拓扑结构与传统结构相比有很大不同,这些拓扑结构或者是对基本结构进行改进和转化,或者是另辟蹊径,总的特点是减少了独立直流电源和元器件的数目,增加了开关组合的自由度。面对这些新型的拓扑结构,传统的开关调制算法已经不能适用。如果为每一种新拓扑结构都单独设计开关调制算法,工作量巨大,甚至会延缓研究和开发的进度。因此,如果能找到某种不依赖于拓扑结构、较为简便的通用调制算法,这些新拓扑结构的研究和应用则能够更加深入。本文提出一种基于目标波形与逻辑组合的多电平变流器通用调制算法,该算法只需按照传统的调制算法给出变流器输出的目标波形,再通过适当的逻辑运算,就可以找到开关器件的驱动波形,具有原理简单、易于数字化实现的优点。该通用调制算法可为多电平变流器的拓扑结构研究提供强有力的支撑。

1 基于目标波形与逻辑组合的通用调制算法基本原理

对于任意一种多电平变流器拓扑结构(下文称之为实际变流器),当电平数确定以后,总可以找到一种电平数与之相同的基本拓扑结构变流器(下文称之为等价变流器)与之等价。等价变流器的调制算法都已成型,可以按照某种具体的调制算法,例如多载波脉宽调制(pulse width modulation,PWM)法给出具体开关器件的工作波形(下文称之为原始工作波形)和最终的输出电压波形(下文称之为目标波形)。由于等价变流器和实际变流器输出电平数相同,实际变流器一定可以获得与目标波形一致的输出电压波形。要得到这样的结果,原始工作波形和实际变流器各个开关管的工作波形(下文称之为实际工作波形)之间必然存在某种逻辑关系,只要找到这种逻辑关系,就可以由原始工作波形推导出实际工作波形,然后利用实际工作波形驱动实际变流器各个开关管,得到与等价变流器相同的输出电压波形。这就是基于目标波形的多电平变流器通用调制算法,其基本原理流程如图1所示。

在求取实际变流器工作波形与原始工作波形之间逻辑关系的过程中,可以采取2种方案:一种是利用逻辑组合实现的方案,这种方案将在本文中重点讲述;另一种是利用逻辑编码—译码实现的方案,这种方案将另文叙述。

2 实际变流器和等价变流器的选取

以上介绍了基于目标波形与逻辑组合的多电平变流器通用调制算法的基本原理,下面通过具体事例加以说明与验证。级联型多电平变流器在3种基本电路拓扑结构中,对于相同的电平数,所需的元器件数最少,实现简单,可以选用多载波PWM法进行调制。因此本文选择级联型多电平变流器为等价变流器,以七电平电路为例, 电路拓扑结构如图2所示。

本文以混合级联多电平变流器为实际变流器,主要因为其由3种多电平变流器基本拓扑结构变化而来,具有相当的复杂性和代表性,且扩展性极强,目前,很多新型多电平变流器的构成思想都与之类似。

混合级联多电平变流器实际上是一类多电平变流器构成方法的通称,具体拓扑结构有多种形式。本文首先选取如图3所示的两级2H桥混合级联七电平变流器作为研究对象。

3 通用调制算法的实现

3.1 目标波形的确立

本文采用载波正负反相层叠PWM法对等价变流器进行调制,得到变流器的工作波形如图4所示。

图4(b)为等价变流器级联型七电平电路的原始工作波形u1~u6(开关管V1,V4,V5,V8,V9和V12的驱动波形),图4(c) 为等价变流器的输出电压波形,即实际变流器的目标波形。

3.2 目标变流器工作原理

由变流器的工作原理可知,实际变流器混合级联七电平变流器独立工作波形有4个:VT1工作波形、VT4工作波形、VT5工作波形和VT8工作波形,且分别对应开关状态S1,S4,S5和S8,为二值开关函数,当开关管导通时取值为1,反之,取值为0。混合级联七电平变流器输出电压电平数与开关状态的关系见表1。

从表1可以看出,混合级联七电平变流器中,在输出电平为E时,分别存在2种开关状态:第1种状态是通过2H1桥输出2E和2H2桥输出-E获得,本文称之为有电流倒灌的工作方式;第2种状态是通过2H1桥输出0和2H2桥输出E获得,本文称之为无电流倒灌的工作方式。对于输出电平-E,也可同样分为上述2种方式。在混合级联多电平变流器的传统调制算法中[13,14,15],都采用有电流倒灌的工作方式,而这种工作方式会产生2方面的不利影响:①直流电源必须是可逆直流源,这增加了系统成本;②从能量流动的角度考虑,在电流倒灌时刻,电源在发出功率时还要吸收一部分功率,功率流动过程中会产生不必要的损耗,从而降低了系统的效率。为此,本文只研究无电流倒灌的工作方式。

3.3 实际工作波形提取——逻辑组合的实现

图5为无电流倒灌工作方式下,实际变流器混合级联七电平变流器的工作波形。图5(a)为实际变流器混合级联七电平变流器的目标波形,即为图4(c)所示等价变流器级联型七电平变流器的输出电压波形。图5(b)即为等价变流器原始工作波形。

将原始工作波形进行逻辑组合可得到实际变流器的工作波形。将上述工作波形进行分段分析,一个工作周期可以分为10个时间段。

在0~t1时间段内,目标波形输出电压在0↔E之间变化,对应于实际变流器,2H1桥输出电平为0, 2H2桥输出电平为0↔E,从表1中得到实际变流器工作状态:S1=0,S4=1,S5为PWM波形,S8=1。从图5(b)原始工作波形得到S5=u3。用同样的方法分析其他时间段,得到10个时间段内实际变流器开关状态如表2所示。根据表2可以获得实际变流器工作波形如图5(c)所示。

观察和分析图5(b) 和图5(c),可以发现实际变流器各个开关管的驱动波形,即实际工作波形可以通过对原始工作波形的逻辑组合运算得到。具体的逻辑组合关系如下:

VT1的驱动波形S1:

S1=u2 (1)

VT4的驱动波形S4:

S4=u5 (2)

VT5的驱动波形S5:

$S{}_5=(u{}_1+\overline{u}{}_2)u{}_3(3)$

VT8的驱动波形S8:

$S{}_8=(u{}_4+\overline{u}{}_5)u{}_6(4)$

3.4 仿真验证

为了验证基于目标波形与逻辑组合的多电平变流器通用调制算法的正确性,本文进行了仿真试验。设载波三角波频率f=2 kHz;调制比m=0.8;2H1桥直流侧电压U1=100 V;2H2桥直流侧电压U2=50 V;电阻性负载RL=10 Ω。对混合级联七电平变流器进行仿真,仿真工作波形如图6所示。比较图6(c)和图5(a),可知两者的输出波形完全一致,即混合级联七电平变流器的输出波形与目标波形完全一致。

4 通用性证明

前文已经举例说明了基于目标波形和逻辑组合的多电平变流器调制算法的具体实现,但只能说明图3所示的混合级联多电平变流器结构可以采用上述调制算法。为了验证上述算法的通用性,本文将通用调制算法应用于另一种新型多电平变流器结构[16],如图7所示。

图7所示变流器已经突破桥式变流器的结构,不同于3种基本电路拓扑,已无法应用传统的调制算法对其进行调制。由于该电路可以实现七电平输出,因此,等价变流器同样选择级联型七电平变流器。该新型多电平变流器拓扑需要4路独立的实际工作波形(开关管T1,T4,T5和T8的工作波形分别对应S1,S4,S5,S8),其输出电平与各个开关状态之间的关系如表3所示。

按照图1的步骤对其进行分析,找到等价变流器原始工作波形与新型变流器的实际工作波形之间的逻辑关系,得到七电平的电压输出。新型七电平变流器仿真参数为:载波三角波频率f=2 kHz;调制比m=0.8;直流侧输入电压E=50 V;采用电阻性负载RL=10 Ω。新型调制算法下,该七电平电路的工作波形如图8所示。

从以上例子可以看出,对于任意电路拓扑结构的多电平变流器,总可以找到与之等价的变流器。从目标波形出发,通过将等价变流器原始工作波形进行逻辑组合的方法可以得到实际变流器的工作波形,进而得到多电平输出电压。这表明基于目标波形与逻辑组合的多电平变流器通用调制算法具有很好的通用性。

5 试验结果

在理论分析和仿真研究的基础上,本文构造了一台单相混合级联七电平变流器样机,进行了无电流倒灌工作方式的试验验证。主电路如图3所示,直流侧采用单相不控整流桥供电,2H1桥输入电压为100 V,2H2桥输入电压为50 V,负载为阻感性,开关频率取5 kHz,调制比为0.8。

开关器件VT1,VT4,VT5和VT8的触发脉冲波形如附录A图A1所示。2H1桥和2H2桥功率单元各自的输出电压波形如附录A图A2所示。

混合级联七电平变流器的总输出电压和负载电流试验波形如附录A图A3(a)所示。其频谱如附录A图A3(b)所示,输出电压的频谱输出电压谐波主要集中在载波频率5 kHz左右,与目标波形(载波正负反相层叠PWM法)的理论频谱特征完全一致[17]。试验结果验证了基于目标波形与逻辑组合的多电平变流器通用调制算法的正确性。

6 结语

多电平变流器的新型拓扑结构层出不穷,探索通用性的多电平调制算法是对拓扑结构研究的有力支撑。为此,本文提出了基于目标波形与逻辑组合的多电平变流器通用调制算法,并以混合级联多电平变流器为例,对该调制算法进行了理论分析、仿真和试验验证。仿真和试验结果表明,基于目标波形与逻辑组合的多电平变流器通用调制算法具有不依赖于具体拓扑结构的通用性,算法简单且容易实现,具有良好的应用前景。

附录见本刊网络版(http://aeps.sgepri.sgcc.com.cn/aeps/ch/index.aspx)。

摘要：为了适应不断出现的新型拓扑结构,文中提出了一种基于目标波形与逻辑组合的多电平变流器通用调制算法。该算法只需按照传统的调制算法给出等价变流器输出的目标波形及原始工作波形,再通过适当的逻辑组合找到开关器件的实际工作波形,使变流器得到与目标波形一致的输出波形。以混合级联多电平变流器为例,利用提出的调制算法,给出了具体实现方法,并进行了仿真和试验验证。仿真和试验结果表明,该算法简单、易于实现,具有不依赖于拓扑结构的通用性,适用于各种多电平变流器。