滤波变频器（精选四篇）
滤波变频器 篇1
1 主要设备及故障现象
窑主电动机采用交流拖动方案, 由一台变频器拖动。窑主电动机型号为YVP315L2-4, 额定功率185kW;变频器型号ACS800-04-0320-3, 额定功率220kW。在联动试车过程中, 只要窑主电动机运行, 中控室就会发现隶属于同一配电室的生料配料系统的实时配料数据发生波动, 而且范围很大。同时, 还发现, 当窑主电动机启动时, 窑尾配电室其他低压柜各路控制线路的运行指示灯LA1就亮起, 跟是否实际运行没有关系。
2 原因分析
低压柜各回路的二次回路见图1。
从配电室故障现象来看, 干扰信号首先是耦合到指示灯LA1上端, 这样通过电动机保护器常闭触头3引入N, 形成回路, 导致LA1发光。经分析, 既然是当窑主电动机运行时发生该故障, 那么该干扰应该是由于变频器工作造成的。
变频器主要由整流电路和逆变器构成, 整流电路会产生谐波电流, 由于功率较大, 会对系统其他设备产生较强的干扰, 其干扰途径与一般电磁干扰途径是一致的, 主要分电路耦合、感应耦合和电磁辐射。
电路耦合方式即通过电源网络传播, 当变频器的容量较大时, 将使网络电压产生畸变, 影响其他设备工作, 这应该是引起干扰的主要原因。
感应耦合方式是指当变频器的输入电路或输出电路与其他设备的电路挨得很近时, 变频器的高次谐波信号将通过感应的方式耦合到其他设备中去。
电磁辐射方式是指干扰信号以电磁波方式向空中辐射, 这是频率很高的谐波分量的主要传播方式。
3 采取措施
从经济技术角度, 本着先易后难、先成本低后成本高的原则, 采取如下措施:
1) 首先, 按照变频器硬件手册的要求进行了检查:电动机屏蔽电缆已在柜端可靠接地、控制电缆已按照手册规定在最近点做了360°可靠单端接地。
2) 针对电磁辐射方式, 考虑到变频器本身是铁壳制成, 并且成熟产品都经过EMC试验, 干扰最多是通过输出电缆向外辐射而造成。虽然输出电缆采用的是屏蔽电缆, 但我们还是又增加了一层金属软管, 并可靠接地。另外, 我们还将电缆沟进行整理, 使电动机电缆跟其他电缆保持必要的距离 (距控制电缆500mm, 其他电源300mm) 。经试验, 故障现象没有得到改善。
3) 针对感应耦合, 将变频器移出配电室, 在室外专门搭建一个活动板房, 作为变频器室, 将变频器安装于室内, 并增加适当的通风机。经开车试验, 干扰现象依然存在。
滤波变频器 篇2
变频器加入能量回馈功能,可使能量双向流动,有效地节约能源。能量回馈部分(因为回馈部分直接跟电网相接,以下称为网侧)实际上是一个PWM整流器,当电机处于电动状态时,能量由电网传到电机;当电机处于发电状态时,能量通过PWM整流器反馈给电网。这样,变频器可以4象限运行。在4象限变频器里,控制是核心,但网侧滤波器是保证能量双向流动的关键,关乎系统的稳定、响应速度和纹波电流大小,在设计变频器的过程中,滤波器相对其他设备元器件也比较贵,因此优化滤波器,节约成本也是一个很重要课题。目前最成熟的滤波器是L滤波器,此外还有LC,LCL滤波器以及由此衍生一些滤波器。
2 L滤波器的设计
L滤波器为一阶滤波器,设计简单,性能稳定。L的设计要考虑形成矢量三角形、过零点电流跟踪能力和电流的纹波抑制3方面的因素。在设计过程中,为了保证电流跟踪的高速度和节约成本,一般选择3个因素中一个的最小值。在这里,介绍一种根据电压谐波理论设计电感的方式。
将网压视为理想的50 Hz正弦波,认为其中不含谐波成分,令SVPWM输出相电压各阶谐波幅值为U(n),按谐波标准规定,网侧电流谐波幅值设为最大值I(n),则根据谐波法,设计电感为
谐波设计滤波器方法的难点是运算量大,适合计算机编程计算。以380V/280kW变频器为例进行电抗器参数计算,将频率定为3 kHz。通过Matlab仿真得到两电平SVPWM输出相电压各阶谐波幅值为U(n),再进行FFT分析,仿真结果见图1。
通过FFT分析发现,在2 900 Hz左右,有20%的谐波含量。根据IEEE519标准对各次谐波含量的限定,见表1,在2 900 Hz(58次)谐波处电流的THD取0.3。进而计算得到的网侧滤波电感值为1.89 mH,一般实取1.9～2 mH。
注:ISC是公共连接点的最大短路电流,IL是公共连接点的15～30min最大基频负荷电流,THD是总畸变率。
3 LCL滤波器的设计
用LCL滤波器代替L滤波器,可降低成本,减小体积,加快能量回馈动态响应。
LCL滤波器是一个3阶的系统,由网侧电感Lg,滤波电容Cf,整流器侧电感L组成。比较L滤波器与LCL滤波器的幅频响应可以发现,LCL滤波器高频衰减快,并且存在谐振点。为了消除谐振点,比较简单的方法是电容串联电阻。图2为变频器电网侧拓扑结构。
LCL滤波器从单相分析,等效电路见图3。
类似于L滤波器的设计,LCL滤波器的设计亦是根据谐波法。加入Lg和Cf支路后,假定高频谐波电流不通过网侧电感Lg,Lg呈现高阻抗,此时谐波电流大部分流经低阻抗的电容支路,网侧电流谐波只占电流谐波i的一部分。
定义变量r,0
滤波电容的取值,根据网侧采样电流和电压的位置不同而不同,将采样电流定为i,采样电压定为ex。
为了保证较高的功率因数,必须保证滤波电容吸收的无功功率低于整流器额定功率的3%。近似认为滤波电容电压等于电网电压,则滤波电容吸收无功与整流器额定功率之比λ为
式中:EN为整流器交流额定电压;PN为整流器额定功率;f0为电网频率。
接下来设计网侧电感Lg。对谐波来说,假定网侧电压源短路,网侧电流ig(n)与变流器侧电流i(n)之间的关系为
-般认为，代人上式’则有
可见,在选定Cf之后,代入相应的角频率nω和比例系数r,并取nω=2πfs,fs为开关频率。
设计好滤波器电容电感参数后,进行谐振频率的检验。认为网压不含谐波成分,则由图4可得变频器侧各阶谐波阻抗表达式如下:
可见,LCL滤波器存在一个零阻抗谐振点,谐振频率为
谐振点可引起并网电流畸变,甚至影响变频器电网侧的稳定性。为减小谐振点给系统带来的危险,LCL参数的取值应使fres避开敏感频段,如开关频率fs及其倍数频段2fs,3fs等。考虑到fs/2以下频率范围内的谐波电压幅值相对较小,因此一般将fres设计在fs/2以下。
现以380 V/280 kW变频器为例,进行LCL滤波器设计:通过之前Matlab仿真得到SVP-WM输出相电压各阶谐波幅值为U(n),计算变频器侧电感L值。假设r取0.1,根据IEEE519标准谐波含量规范,计算得L=0.756 mH,实际可取0.75 mH。滤波电容按式(3)计算,开关频率为fs=3 kHz,得到Cf=165.8μF,实际可取150μF。通过式(5)计算得到Lg=0.205 mH,实际可取0.2mH。再考虑谐振点是否合适,通过式(7)计算得到fres=1 034 Hz<0.5fs,符合设计要求。
4 实验分析及结论
搭建3 80 V/280 kW低压变频器,网侧采用LCL滤波器,图4是变频器网侧的试验波形。
观察A相电流,当A相电流大约600 A峰值时,与C相相电压(中点通过3个小电容星接构造)相位差大约120°,说明功率因数接近1。再使用功率分析仪检测电流的谐波含量(THD),见图5。
可以看出,网侧电流谐波含量为4.36%,小于5%,符合设计要求,验证了LCL滤波器设计的正确性和可行性。现将280 kW/380 V变频器LCL滤波器,改成L滤波器,电抗器参数比之前计算的略小,根据现有条件,使用1.6 mH(比计算值略小)电抗。再进行同样的实验,检测网侧电流的谐波含量(THD),见图6。
实验测得,如果使用L滤波器,网侧电流总谐波含量为6.35%,比LCL滤波器效果要差一些。
本文介绍了谐波理论结合Matlab仿真设计网侧滤波器的方法,并针对380 V/280 kW 4象限变频器,分别设计L和LCL两种网侧滤波器,然后通过实验数据进行比对,LCL滤波器的谐波性能比L滤波器更优,尤其在高频抑制上,LCL滤波器有更好的衰减特性。再比较这两种滤波器的电感量LCL滤波器在电感量上有明显的优势,仅为L滤波器的一半。如果再优化设计,可将LCL滤波器的总电感量降到L滤波器的三分之一。LCL滤波器虽然多了一个电容,但在滤波器整体设计上大大节约了成本,减小了整个系统的体积。因此,无论从理论分析、性能对比和节约成本来看,LCL滤波器具有更好的发展空间。为进一步提高系统的可靠性,可在LCL滤波器的电容支路里串入电阻,避免零阻抗的出现,亦可通过虚拟电阻或者其它控制方法,来抑制谐振点的危害。
摘要：网侧滤波器是4象限变频器能量双向流动的关键,该滤波器的设计要考虑性能和成本的因素,在满足性能要求的基础上必须选择合适的参数将网侧滤波器性价比做到更优。使用谐波分析法设计L和LCL两种网侧滤波器,并比较2个滤波器在参数上的差异,得出LCL滤波器的成本优势所在;再通过实验验证LCL滤波器性能上满足要求,而且比L滤波器更优。从理论和实验两方面分析验证了LCL滤波器设计的正确性和实用性。
关键词：4象限,能量回馈,滤波器
参考文献
[1]陈瑶.直驱型风力发电系统全功率并网变流技术的研究[D].北京:北京交通大学,2008.
滤波变频器 篇3
防爆变频器因应用环境的特殊性,其电磁兼容性问题越来越受到重视。防爆变频器产生的电磁干扰不仅会污染电网环境,而且过高的轴电压和轴电流还会影响电机的使用寿命。因此可以利用滤波电路来减少电力电子设备产生的干扰,通常这些滤波电路被做成一个小器件,称之为EMI或RFI滤波器。标准的EMI滤波器是由串联扼流圈和并联电容器构成的低通滤波器。
应用于电力电子设备的EMI滤波器不仅要能在传导干扰的频率范围内提供高插入损耗,还需要能承受工频电压和工频电流的额定值,本文在分析阻抗失配对EMI滤波器插入损耗影响的基础上,给出EMI滤波器拓扑结构的确定原则,建立带EMI滤波器的传导干扰的高频模型,通过有无EMI滤波器传导干扰频谱仿真图对比,验证了EMI滤波器对传导干扰的抑制作用。通过现场的实验测试,证明加入EMI滤波器后传导干扰得到很好的抑制,使传导干扰频谱幅值在规定的范围内。
2 防爆变频调速系统EMI干扰源分析
大功率矿用防爆变频器大都采用PWM调制技术,通过将三角载波与正弦调制波在采样点进行比较,产生触发脉冲的开关控制信号,然后控制变频器各开关器件如IGBT等的导通(状态1)和关断(状态0),则每相输出紧跟给定的参考波形信号。但是IGBT在开通和关断过程中会产生很大的du/dt,di/dt,由于线路中寄生电容和寄生电感的存在,会导致严重的电磁干扰。下面,对载波反向层叠法建立三电平变频器干扰源的数学模型。
载波反向层叠法的工作原理如图1所示,可以看出输出的脉冲波形相对于中线对称,采用双重傅里叶级数可以计算出输出电压的PWM波形。
已知SPWM采样点是2个曲线的交点,可以求得a相三电平SPWM电压脉冲波时间函数为
式中:E为逆变器直流侧正负母线电压。
uAO用双重傅里叶变换展开为
其中傅里叶级数系数为
可以得到uAO的双重傅里叶级数表达式为
同理,可以求出uAO,uBO,uCO的双重傅里叶级数表达式,则可以得到变频器逆变部分共模电压为
变频器逆变部分差模电压为
3 EMI滤波器的插入损耗
插入损耗是衡量EMI滤波器性能的主要指标。它和电压衰减不同,电压衰减是描述系统特性的一种转移函数,插入损耗是2个系统间的对比,它和外接电路的特性有关。图2给出了一种插入损耗的测量方法。
设在参考电路中测量仪器的测试电压为U1,加入待测EMI滤波器后测量仪器的测试电压为U2,则定义该EMI滤波器的插入损耗为
通常把EMI滤波器看作二端口网络,在EMI滤波器的设计中,阻抗参数和级联参数是最常用的系统参数,因此滤波器的插入损耗可以用阻抗参数和级联参数来描述。在已知负载阻抗ZL和源阻抗Zs时,图2中阻抗参数和级联参数描述如下:
阻抗参数为
级联参数为
式中:Z11为开路输入阻抗;Z21为开路输出转移阻抗;Z22为开路输出阻抗;Z12为开路输入转移阻抗。
4 EMI滤波器结构的选型
目前,滤波器厂家制造的EMI滤波器,其插入损耗大多数根据ZL和Zs均为50Ω时标定的。但是,滤波器在实际的应用系统中,源阻抗和负载阻抗都是变化的,EMI滤波器的插入损耗也会发生相应的变化。下面用一个LC滤波器来说明阻抗不匹配对滤波器插入损耗的影响。假设源阻抗可以忽略,讨论负载为纯电阻负载、感性负载、容性负载3种情况下的插入损耗曲线。
4.1 纯电阻负载
图3a为LC滤波器接纯阻性负载的情况,假设LC滤波电路自谐振角频率为ω0,由此可以得出LC滤波器的插入损耗为
由图3b可以看出,随着电阻的增大,虽然在阻带内插入损耗变化不大,但在自谐振的频率范围,会出现增益,亦即在此频率出现了谐振,该频率段的干扰不仅得不到抑制,反而被放大。
4.2 感性负载
图4a为LC滤波器接感性负载的情况,此时定义带感性负载LC滤波电路谐振角频率为
带感性负载LC滤波电路的插入损耗为
由图4b可以看出带感性负载的插入损耗曲线比纯阻性负载的插入损耗曲线的谐振角频率会升高,因此在EMI滤波器的截止频率内就可能发生谐振,即本来抑制的高频干扰就可能会被放大,达不到原来要求的抑制效果。
4.3 容性负载
图5a为LC滤波器接容性负载的情况,此时定义带容性负载LC滤波电路谐振角频率为
带容性负载LC滤波电路的插入损耗为
由图5b可以看出带容性负载的插入损耗曲线比纯阻性负载的插入损耗曲线的谐振角频率会降低,谐振发生在滤波器的截止频带外,此时滤波器的插入损耗将会增加。
通过分析负载阻抗变化时对插入损耗的影响,得知当阻抗不匹配时,滤波器插入损耗实际上是随阻抗变化的。在实际应用中不仅负载阻抗会有变化,干扰源阻抗也同样是变化的,此时的情况就更复杂了。要使EMI滤波器达到实际的插入损耗,有效抑制高频干扰信号,就必须认真考虑源阻抗和负载阻抗的实际情况。根据源阻抗和负载阻抗情况,选择合理的滤波器的结构,使滤波器的实际插入损耗达到标称的插入损耗。
最大阻抗失配原则是EMI滤波器选型的依据,也就是尽量增大信号的反射。即对低的源阻抗或负载阻抗使用高阻抗的扼流圈和它串联以发挥电感的高阻特性;而对于高的源阻抗或负载阻抗就要使用低阻抗的电容和它并联以发挥电容的高通特性。图6为滤波器的几种常用的结构图,根据源阻抗和负载阻抗的情况确定选择EMI滤波器的类型。通常,当源阻抗低、负载阻抗低时,采用T型滤波器以保证高频干扰的抑制效果;当源阻抗高、负载阻抗高时,采用π型滤波器以保证高频干扰的抑制效果;当源阻抗低、负载阻抗高时,采用LC型滤波器以保证高频干扰的抑制效果;当源阻抗高、负载阻抗低时,采用CL型滤波器以保证高频干扰的抑制效果。
利用“最大失配”原则可以保证EMI滤波器的最佳效果,并且同时可以利用滤波元件的高频阻抗来补偿干扰源阻抗和负载阻抗变化所带来的影响。要改善EMI滤波器在阻抗不匹配下的性能,可以使用多级滤波器,如果事先可以估计出干扰源阻抗和负载阻抗,则多级滤波器的选择原则和单级滤波器是一样的。
多级滤波器的电压衰减会随着滤波器级数的增加而增大,但每增加一级后获得的电压衰减量也是逐步减少的。在需要较高的插入损耗的情况下,多级滤波器要比单级滤波器好。考虑到电压衰减量、电气设备的体积和成本并不是级数越多越好。
5 仿真
为了验证滤波器的插入损耗,建立起带滤波器的变频调速系统EMI高频模型,如图7所示。其中,ua O为整流侧干扰;uNO为逆变侧干扰;C1,C2,C3,C4,L为滤波器的参数;Lq为滤波电感;Lb为直流母线寄生电感;C2g为IGBT与散热器之间的寄生电容;C3g为母线与地之间的寄生电容;Rn为电缆等效电阻;Ln为电缆的寄生电感;Zn1=(Rw+Lw+Cw)//Re//Ld,Zn2=Cg//Rg,均为电机高频模型的参数。
在高频模型的基础上搭建Matlab仿真图如图8所示。变频器采用双三电平的拓扑结构,即整流侧和 逆变侧具 有相同的 拓扑结构 。在Matlab仿真中直流母线电压1 000 V,调制度0.9,载波频率5 k Hz,调制波频率50 Hz。
不带EMI滤波器和带EMI滤波器变频调速系统传导干扰电压波形及频谱图分别如图9和10所示。
由图9和图10对比可知,加入EMI滤波器后高频干扰电压的幅值大约降低40 d B·μV,很好地验证了EMI滤波器的测试效果。
6 抑制实验
实验原理图如图11所示,测试平台电源由10k V线路经变压器后变为1 140 V,安装调压器的目的是适应不同电压下的测试设备要求。然后采用两级滤波的形式,即在6 k V高压侧和1 140 V低压侧分别安装滤波器,得到纯净的电源。干扰信号通过高压EMI探头,耦合至频谱仪中。由于系统采用双PWM变频调速,IGBT的开关频率很高,会产生很大的电磁干扰。为了抑制变频器产生的EMI干扰,在变频器的输入端加装了EMI滤波器。采用发电机M作为变频调速系统的负载,并经过整流、逆变、滤波后得到1 140 V的电压,经升压变压器后得到6 k V的电压,滤波后回馈到电源侧。把发电机作为负载,既满足现场实验测试的要求,又很好地实现能量的回馈,节约电能。
首先测试纯净电网侧的干扰,确保电网干净,如图12所示。很清晰地看到电网侧的干扰很小,只有20~40 d B,可忽略不计,这样就会避免电网对变频器的EMI测试产生负面影响。
然后测试变频器输入端没有加EMI滤波器,并且满载运行时的波形,如图13所示。由于采用双PWM整流逆变,IGBT开断时du/dt很高,并通过寄生电容耦合,形成共模干扰,从而导致EMI传导干扰超过要求的限值,在2 MHz时,大约超40 d B。
加装EMI滤波器后满载运行,测试波形如图14所示。由未加EMI滤波器和加入EMI滤波器的测试波形对比,发现加入EMI滤波器以后中频段的干扰明显降低,且测试结果在要求的限值以下。
以上测试结果与相应的该变频调速系统的EMI仿真分析频谱特性有较好的吻合,验证了设计方法的正确性。
7 结论
本文分析了EMI滤波器对防爆变频调速系统传导干扰的抑制。首先,对防爆变频系统EMI干扰源进行了分析建模,在介绍EMI滤波器的插入损耗及阻抗不匹配对EMI滤波器插入损耗的影响的基础上,确定EMI滤波器结构选型的依据。其次,建立基于EMI滤波器的变频调速系统EMI高频模型,通过Matlab进行仿真,验证EMI滤波器对防爆变频调速系统传导干扰的抑制。最后,通过EMI滤波器对防爆变频调速系统EMI抑制实验,没有加EMI滤波器和加入EMI滤波器的测试波形对比,验证了EMI滤波器设计的正确性。
摘要：大功率矿用防爆变频器大都采用PWM调制技术,使用IGBT作为开关器件,IGBT在开通和关断过程中会产生很大的du/dt,di/dt,由于线路中寄生电容和寄生电感的存在,会导致很严重的电磁干扰,严重影响系统安全稳定运行。对防爆变频系统EMI干扰源进行了分析建模,设计了防爆变频调速系统EMI滤波器,在分析阻抗失配对EMI滤波器插入损耗影响的基础上,建立带EMI滤波器的传导干扰的高频模型,通过有无EMI滤波器传导干扰频谱仿真图对比,验证了EMI滤波器对传导干扰的抑制作用。经过现场的实验测试,加入EMI滤波器后传导干扰得到很好的抑制,传导干扰频谱幅值在规定的范围内。
滤波变频器 篇4
数字下变频(DDC)就是通过混频、抽取和滤波等步骤,降低射频带通采样信号或中频采样信号的采样频率,以保证后续DSP正常地进行基带信号处理。DDC是软件无线电系统的主要部分,它改变了通常的无线电设计,实现数字域的下变频。同时,数字下变频又是数字处理运算量最大、速度要求最高的部分,也是最难实现的部分。文献[1]对DDC的各功能模块的高效算法并对各类滤波器的合理分组级联进行了研究、提炼与总结,并将各算法融为一体,从软件实现的角度通过滤波器的分组级联完成了对系统的搭建。但没有针对特定的硬件给出系统的具体实现,在实际实现时,往往面对算法实现实时性不够,硬件所需乘法器太多的弊端,难以达到系统要求的指标。
另一种思路就是避开完全用软件实现DDC,转而采用软硬件相结合的方式进行,把计算量最大的数字下变频和抽取系统用专门的硬件芯片实现[2],其原理仍然通过多类滤波器的分组级联实现。尽管目前的硬件DDC芯片已经可以达到很高的性能要求,但终究与软件无线电的思想相悖,不能实现或者不能完全实现平台通用,更新升级方便等功能。
目前针对数字下变频,除了采用多片DSP组成并行处理模块外,一般都探索采用下变频处理的高效算法。本文针对这些高效算法做了总结,进行合理的分组级联并引入流水线技术以便于在FPGA上实现。
2滤波器的分组级联技术
抽取滤波器组通常由乘法器和加法器阵列实现。FPGA进行实现时,依靠内嵌的DSP模块完成乘法器和加法器/累加器运算,为了节约FPGA的有限的DSP模块资源,设计面临的最大挑战是克服需要大量乘法器的弊端。
如果将FIR抽取滤波器分解成多个独立滤波器,在满足系统性能要求下,又可以有效减少实现整个滤波器所需的抽头总数[3]。同时,多组滤波器进行分组级联后,便于进行流水线处理,同时由于越靠后级,信号速率越低,便于进行分时复用,这些可以有效减少乘法器需求。
由文献[4]的分析,CIC滤波器的系数全为1,可以变滤波运算的加乘法为全加,FPGA实现时,只需进行累加运算;只要FPGA的工作频率能达到信号速率即可,所以CIC滤波器特别适合于DDC的第一级。
HB滤波器一半左右的系数为0,经过第一级CIC滤波器的抽取后,信号速率已经降低很多,此时采用HB滤波器,可以再减少一半左右的乘法器需求。因此适合作为CIC抽取滤波后的一级。
信号经过CIC,HB滤波抽取,信号速率相对来说已经很低,此时能够进行更高阶的FIR滤波,使得滤波器的通带波动、过渡带带宽、阻带最小衰减等指标符合系统要求。同时有效降低了对乘法器的要求,便于进行分时复用。
3滤波器的分组级联技术优化
由FIR理论知:要满足基本的滤波器衰减和噪声特性要求,抽取系数为N的单个滤波器需要大量的抽头(乘法器)才能实现。最新的Virtex-5系列FPGA内嵌的DSP48E模块(主要包含硬件乘法和加法单元,能在一个时钟内完成乘法和加法操作)的最高工作频率是550 MHz,而Virtex-5 LX330T提供了多达192个DSP Slice,但考虑到FPGA还需完成后级的信号处理和解调,仍然有必要尽量减少系统对乘法器的需求。
3.1 对称的滤波器系数
系数对称的DDC抽取滤波器可以用来获得最多50%的乘法器节省效果。在对称条件下,n个抽头的FIR滤波器系数h(0),h(1),…,h(n)满足:
由于h(k),h(n-k)与两个相关数据之和的乘积可以一次完成,因此所需乘法器的数量可以最多减少2倍(对于偶数个系数)。在FPGA中,可以利用低资源消耗的进位链逻辑实现使用相同系数的两个数据的加法。
3.2 利用EBR存储器块实现FIR滤波器
FPGA的嵌入式RAM块存储器(EBR)可以用来存储滤波器系数,对于DDC这种乘法器密集型应用来说,将存储器和LUT结构资源用作乘法器可以显著提升实现效率。样本被串行移位进EBR地址总线。在EBR内部有一个预计算的结果乘法表以及带合适系数的各个输入样本比特(地址比特)总和。累加器将累加n(n是样本比特分辨率)个中间结果,并在n个时钟周期后提供完整的FIR滤波结果。
3.3 流水线技术
在CIC滤波器中,由于滤波器的实质为积分器和微分器的级联,在进行滤波时,引入流水线技术后,后级微分器在处理数据的同时,下一组数据已经送入前级积分器处理。在正确时序的组织下,使信号的处理速度提高了一倍。在后级的FIR滤波中,由于信号速率显著降低,同样可以进行分时复用实现流水线技术。
其实现方法为:对输入时钟进行计数,得到一个时钟2分频的信号rdy,当rdy为1时,输入的中频信号和DDS产生的正弦波相乘;当rdy为0时,输入的中频信号和DDS产生的余弦波相乘,相乘后经过滤波器输出。由于滤波器采用了二级流水线技术,使得只用一套硬件实现了两路信号的处理,达到节省乘法器资源的目的。
4数字下变频(DDC)的FPGA实现
给定设计任务:实现对输入信号为6.144 MHz,信号输出的速率为192 kb/s的AM,FM及数字信号的解调,一个抽取系数为N的大型FIR抽取滤波器可以分解成N个抽取系数分别为N1,N2,…,Ng的较小、较简单的级联滤波器。抽取系数满足以下等式:
则滤波器组实现的抽取倍数为:
在考虑各种滤波器的特性基础上,抽取系统采取多级抽取组分组级联的方式。为了有效利用FPGA资源,采用16倍CIC滤波器和一级半带(HB)滤波器,最后接FIR滤波器进行整形补偿。其实现方框图如图1所示。
4.1 CIC滤波器的设计
因为CIC滤波器的系数全为1,FPGA实现时只需进行累加运算,而加法器是在FPGA的内核逻辑中实现的,通过使用丰富的逐位进位模式(ripple mode)的通用可编程逻辑单元(PLC)片,可以达到很高的频率。
根据本次的设计要求,为了获得更高的带宽,设通带截止频率fc1=B=60,抽取倍数为16,输入采样频率为6.144 MHz,则带宽比例因子b=B/(fs1/D)=0.156 25,系统采用5级级联的方式,此时阻带的衰减为:
但是带宽比例因子和通带内容差是一对无法调和的矛盾,为了更大的带宽,付出的代价就是使得通带内容差为:
说明多级级联增大了阻带衰减,减小混叠影响的同时也增大了带内容差。
因此,上述参数设计的CIC滤波器带内纹波太大,必须设法进行补偿。采用内插多项式ISOP滤波器,其转移函数为:
其中,I=kD1,1≤k≤1/2D1Fc1。Fc1为信号的归一化通带带宽,Fc1=60/6 144=0.009 8,得到1≤k≤4,求解(c,k)使得函数
综上所述,选用5级级联的CIC滤波器后接一级ISOP滤波器,CIC采用5个6.144 MHz的积分器和5个工作在384 kHz的微分器通过流水线组成,积分器采用累加器实现,微分器采用全减器实现,中间连接一个16倍的抽取机构。通过判断数据是否已经在积分器内处理完毕送微分器后,下一组数据即进入积分器,实现二级流水线技术。图2为用Matlab仿真滤波器的频率响应。
4.2 半带滤波器的设计
HB滤波器的通带截止频率设为fc1=B=120 kHz,输入采样频率为fs1=768 kHz,使用Matlab的滤波器设计工具,根据文献[2]推导,采用凯撒窗设计半带滤波器所需的阶数N:
式中,α为由半带滤波器通带带宽确定的比例系数,δ为阻带衰减,取δ=0.001(6 dB),实际设计中,经计算归一化通带截止频率为fc=120/768=0.156 25,阻带起始频率为fA=0.5-0.156 25=0.343 75,得到过渡带宽为Δf=fA-fc=0.187 5,代入上式,求得N=20。用Matlab求出滤波器系数,在FPGA中作为查询表实现,其频率响应如图3所示。
5软件仿真及分析
本文通过ISE9.1i进行Verilog程序的编写后,进行软件仿真。
输入如图4所示的6.144 MHz的正弦波信号作为载波信号,输入的待调制信号如图5所示,输入384 kHz的两个周期的正弦信号,经一定延时后,再输入192 kHz的两个周期的正弦信号。经过DDC后,输出即为正弦和余弦两路正交载波,由于ISE9.1i自带了仿真器不利于观察数据的具体波形,图4和图5为Matlab从仿真器中读出数据后绘制的波形图。
可见载波波形和输出的信号波形都发生了严重变形,但根据乃奎斯特原理知:这并不影响后续数字信号的处理。从仿真波形可以得出下变频模块的功能完全正确。
6结语
通过对数字下变频原理的深入介绍,针对系统的设计要求,对数字下变频的滤波器进行优化设计后,通过对滤波器的级联和分解,在不同的信号速率下采用不同的滤波器,并引入流水线技术,从而有效减少FPGA乘法器开销,最后在Virtex-5 FPGA上高效实现了系统的全部功能,达到了系统的设计要求。
摘要：对各种实现数字下变频的方法进行比较,在对数字下变频已有的许多高效的算法做了总结和归纳后,为了解决系统实现时乘法器需求过高的局限,通过合理的滤波器分解和级联、选择适当的滤波器系数和流水线技术,给出了系统的FPGA实现方案,并在Virtex-5上给出了Verilog具体实现和仿真,结果证明:FPGA设计的DDC各项指标满足系统设计要求。
关键词：FPGA,数字下变频,FIR滤波器,CIC,抽取
参考文献
[1]韩韬.软件无线电数字下变频的研究及系统仿真[D].长春:吉林大学,2005.
[2]姜宇柏,黄志强.通讯收发机的Verilog实现与仿真[M].北京:机械工业出版社,2006.
[3]Asher Hazanchuk.高效FPGA乘法器在无线基站中的使用[EB/OL].http://www.eetchina.com/ART_8800514710_617685_TA_eb52c4c0.HTM,2008.
[4]杨小牛,楼才义,徐建良.软件无线电原理与应用[M].北京:电子工业出版社,2004.
[5]胡广书.数字信号处理理论、算法与实现[M].北京:清华大学出版社,2003.
[6]曹志刚,钱亚生.现代通信原理[M].北京:清华大学出版社,2003.
