关键词： 电压
带隙电压基准（精选八篇）
带隙电压基准 篇1
随着便携式电子产品的高速发展,使得对低压低功耗的带隙基准源的需求大大增加。为了缩小电池尺寸和延长电池寿命,需要基准电压源电路工作在2 V以下的电压和μA量级的静态电流[1]下,同时还要保证较高的电路性能,如低温漂、高电源抑制比等[2,3,4]。
一般设计的一阶带隙基准源完全满足不了对高精度基准源的要求。要提高带隙基准电压源的精度,就必须对基准进行高阶补偿,国内外很多学者对带隙基准的高阶补偿进行了研究[5,6,7]。基于一阶补偿带隙电压基准,针对温度系数性能进行了改进,设计一种结构非常简单的二阶带隙电压基准,使其温度系数得到了很大的提高。
1 传统带隙电压基准
1.1 Vbe的温度特性
双极性晶体管的Vbe随温度的变化而变化,它的温度特性可表示为:
Vbe (T)=K1+[Vbe(T0)-K1](T/T0)+(η-α)(kT/q)ln(T0/T) (1)
式中:K1表示温度为0 K时PN结二极管电压;Vbe(T0)是温度为T0时的发射结电压;T是绝对温度;k为波尔兹曼常数;T0是参考温度;η是与工艺有关与温度无关的系数;α的值与集电极电流的温度特性有关,当集电极电流与温度成正比(PTAT)时,α=1;当集电极电流与温度无关的时候,α=0。
由式(1)可知,Vbe中与温度相关的非线性项为Tln T,将式(1)展开为泰勒级数可表示为:
由此可见,Vbe中的非线性项Tln T在很大程度上影响了基准的精度,带隙电压基准补偿进行高阶补偿,就能提高带隙基准的精度。
1.2 传统带隙电压基准原理的分析
图1所示为一种典型的传统带隙电压基准[8]。Q1,Q2的发射极面积之比为1∶8,放大器的存在使得A,B两点电压近似相等,那么流过R1的电流即PTAT(Proportional to Absolute Temperature)电流为:
由PMOS管组成的电流镜结构使得各支路电流近似相等,输出的基准电压就为:
由于Vbe3具有负温度特性,VT具有正的温度特性,因此,只要选择合适的R1,R2就能得到近似零温度系数的基准,通过计算可以得出R2/R1约为8.27。
2 带隙电压基准的二阶曲率补偿
2.1 晶体二极管的伏安特性
由文献[9]可知,晶体二极管的伏安特性可表示为:
式中:IS为反向饱和电流,其值与PN结两边的参杂浓度有关。VT称为热电压(Thermal Voltage),与温度T有关。室温即T=300 K时VT⧋26 mV。图2所示为晶体二极管的伏安特性,由图所示,在导通电压0.7 V附近,电流和电压可近似看成一种二阶指数关系。
2.2 二阶曲率补偿原理
传统的带隙电压基准只是对Vbe的一阶项进行补偿。因此这种补偿的精度较低,一般的传统带隙电压基准的温度系数为20～30 ppm/℃,要使带隙电压基准的精度提高就得对Vbe的高阶项进行补偿。如图3所示为一种简单的二阶曲率补偿的核心电路。该电路的特点是器件少,占用面积小,在传统带隙电压基准的基础上,只添加了一个电阻R3和一个二极管D。在补偿电路中,晶体二极管D两端电压被偏置在导通电压0.7 V左右。
由晶体二极管的温度特性可知,二极管两端电流随着温度的升高而略有增加,电阻R3两端电压略有上升,那么二极管两端电压VD相应降低。
由图2可知,在导通电压附近,电压细小变化将导致电流迅速降低,电流电压成近似二阶指数关系。
正是利用二极管的这种特性,当补偿电流注入PTAT电流后,抵消了电流中所含的二阶非线性项,实现了二阶曲率补偿。
图4给出了该电压基准的其他电路,主要组成部分有:启动电路、偏置电路、放大器电路[10,11]。通过分析可知,该偏置电路中有两个稳定的工作点,因此,该偏置电路是必须的,否则可能导致整个电路无法工作。
3 仿真结果分析
该电路基于0.35 μm工艺,利用Cadence工具对电路进行了仿真,补偿前后的温度特性曲线如图5所示,通过计算得到补偿后的温度系数约为3.07 ppm/℃,对比传统带隙电压基准约16.6 ppm/℃的温度系数,经过二阶曲率补偿后的基准源的温度特性得到了很大的改善。
4 结 语
这里给出了一种二阶曲率补偿的带隙电压基准电路。该电路利用晶体二极管在导通电压附近电流与电压的近似二阶指数关系,完成了对Vbe中的非线性项的二阶补偿,使得温度特性有了很大的改善,而补偿电路就使用了一个电阻和一个晶体二极管,非常简单,易于实现。
摘要：设计一种二阶曲率补偿的带隙电压基准。基于一阶曲率补偿的基准电路,利用二极管正向导通附近电流I与电压V的非线性关系,将补偿电流注入PTAT电流来补偿Vbe的二阶项。运用0.35μm工艺的器件模型Cadence工具下进行了仿真,在-50+120℃温度范围内,一阶曲率补偿带隙电压基准的温度系数为16.6 ppm/℃,经过二阶曲率补偿的带隙电压基准的温度系数减小到约为3.07 ppm/℃,带隙电压基准的温度特性得到了很大改善。整个补偿电路使用器件少、占用面积小、实用性强。
关键词：带隙电压基准,二阶曲率补偿,温度系数,温度特性
参考文献
[1]幸新鹏,李冬梅,王志华.一个电压接近1 V/ppm/℃带曲率补偿的CMOS带隙基准源[J].半导体学报,2008,29(1):24-28.
[2]周玮,吴贵能,李儒章.一种二阶补偿的CMOS带隙基准电压源[J].重庆邮电大学学报,2009,21(1):78-82.
[3]Paul R,Patra A.A Temperature-compensated BandgapVoltage Reference Circuit for High Precision Applications[A].Proceedings of the IEEE India Annual Conference[C].2004:553-556.
[4]Chen Jianghua,Ni Xuewen,Mo Bangxian.A Curvature Com-pensated CMOS Bandgap Voltage Reference for High Preci-sion Applications[A].Proceedings of the IEEE ICASIC[C].2007:510-513.
[5]Song Ying,Lu Wengao.A Precise Compensated BandgapReference without Resistors[J].IEEE.Journal of Solid-State Circuits,2002,37(7):169-172.
[6]Wu Guoping,Huang Nianya,Liu Guizhi.A Second-orderCurvature Compensation Bandgap Reference[J].IEEE Jour-nal of Solid-State Circuits,2000,17:59-63.
[7]姜韬,杨华中.多点曲率补偿的带隙基准电压源设计方法[J].半导体学报,2007,28(4):490-495.
[8]Razavi B.模拟CMOS集成电路设计[M].陈贵灿,译.西安:西安交通大学出版社,2003.
[9]谢嘉奎,宣月清,冯军.电子线路线性部分[M].4版.北京:高等教育出版社,2005.
[10]Allen P E.CMOS模拟集成电路设计[M].2版.冯军,译.北京:电子工业出版社,2005.
[11]Gray Paul R.模拟集成电路的分析与设计[M].4版.张晓林,译.北京:高等教育出版社,2003.
带隙电压基准 篇2
关键词：带隙；电压基准；多输出；低功耗；亚阈值
中图分类号：TN432 文献标识码：A 文章编号：1006-8937（2015）27-0007-02
1 电路原理图及原理分析
总电路设计原理图，如图1所示。
一般来说，带隙基准产生基准电压是基于两种电压之和：一个二极管电压和一个适当系数的PTAT电压。PTAT电压是与绝对温度成正比的电压。基准电压可以表示为公式（1）：
VREF=VD+KPTAT·UT （1）
式中，热电压UT的值为（k·T/q），其中k是玻尔兹曼常数，T是绝对温度，q是电子电荷量。热电压通常是由两个双极晶体管的基极-发射极电压的差值产生。
常数KPTAT是与温度无关（在一阶情况下）的增益因子。由于（1）式中VD为负温度系数的电压，因此调整KPTAT到合适值便可达到合适的温度补偿的目的。KPTAT的值约为10，通常是由具有同样温度系数的两个电阻的比值决定的。
通常在CMOS工艺中，（1）式中的VD是由寄生的纵向或横向双极性晶体管实现的。但是一些标准的数字CMOS工艺的器件库中并没有这些特性的器件可供使用。一种PN结的替代的实现方法是利用P衬底的CMOS工艺实现的。该MOS管的栅、源、漏端被连载一起作为阳极，而N阱则作为阴极。对于一个357 nA的电流来说，该管的VGB有一个负的温度系数，约为-1.69 mV/℃。（本电路中，电流取值并不为357 nA，故其负温度系数也并不等于-1.69 mV/℃，设计过程中有其仿真结果。）
如上文所言，ΔVD可以用来产生热电压UT。而一种替代的方法是，可以用两个工作在亚阈值的两个MOS管的栅源电压差来产生UT。对于工作在亚阈值晶体管，若其漏源电压（VDS）大于0.1 V，则其漏源电流（IDS）由公式（2）给出：
IDS=2mμ0COXSU 2T·exp[（VGS-VT）/m·UT]（2）
式中，S=（W/L）是晶体管的宽长比；
m是亚阈值斜率因子；
μ是有效沟道迁移率；
COX是单位面积的栅氧电容。
正如寄生三极管可以产生的热电压UT，亚阈值电流与栅源电压的指数关系也可以被用来产生UT。一个自级联复合晶体管的Δ VGS由公式（3）给出：
Δ VGS=VGSM1-VGSM2=VDS1
=n·UT·ln[（nM2·IDS1）/（SM1·IDS2）（3）
可以发现，公式（3）表现出PTAT的特性，两个器件必须工作在亚阈值区。
我们的初始电路设计如图1所示。正如传统的带隙基准一样：一个二极管电压加上了一个合适系数的PTAT电压。
晶体管M1、M2、M11和M12用来产生带隙基准的偏置电流（IBIAS）。令SM1=SM2=SM3，偏置电流由公式（4）给出：
IBIAS=（VGSM11-VGSM12）/RPTAT （4）
对于我们的电路而言，我们选择了357 nA的偏置电流，这要求RPTAT约为100 kΩ。这个电阻可以用一个工作在深三极管区的MOS管替代。
输出电压VREF由公式（5）给出：
VREF =VD14+VDS7+VDS9 （5）
通过M4、M5、M6的电流分别为：（S4/S2）·IBIAS、（S5/S2）·IBIAS 和（S6/S2）·IBIAS。
当体效应可以忽略时，用公式（3）和电流镜的各晶体管的尺寸比，公式（5）可以被写为式（6）：
VREF =VD14+
UT·n·ln（6）
通过公式（6）我们发现，通过M4～M10合适的尺寸选择，可以对VREF进行合意的温度补偿。
在公式（6）中，将VREF对温度T求导，令其等于0，我们可以得到公式（7）：
TCVD /（TCUT）=ln（7）
在电路进行仿真后，我们发现其功率超过指标，为了降低功率，我们要降低管子的电流，这又造成了输出很难维持在1.5 V，于是我们在提供负温度系数的管子（M14）上，叠加了一个电阻，以提高输出电压。
电路采用1.8 V的电源电压。
如总电路图中的M13，在我们选取的电流下，其栅极电压呈现负的温度系数，同时，在其至上叠加的电阻的压降呈正温度系数，两者叠加后，再加上M7～M10组成的电路网络上的正温度系数的电压，最后调节参数，即得到较好的主输出1.5 V。
在实现了1.5 V（Vref）的基准输出后，我们用其分压实现1.1 V（Vref11）与0.9 V（Vref09）输出，由于本基准不是利用基准电路流过电阻生成的，所以用电阻网络分压会对前级电路造成影响，使输出不准确。
在分压网络中，采用了PMOS Cascode 结构的源极跟随器，隔离对前级输出的影响，并进行电压跟随与分压，而M01、M02、M03三个管子构成启动电路。
2 电路设计指标总览
电路设计指标总览，见表1。
参考文献：
[1] 毕查德·拉扎维.模拟CMOS集成电路设计[M].西安：西安交通大学出版社，2002.
[2] C.J.Fayomi，G.Wirth，H.Achigui，etc.Sub 1 V CMOS Bandgap references design techniques：a surVey[J].Urnal of Analog Integrated Circuits and Signal Processing，2010，（62）.
一种低温漂带隙基准电压源设计 篇3
基准电压源在各种电路系统中扮演着重要的角色, 其电压稳定性、温度特性、抗噪声能力等直接影响系统的性能和精度。在众多的基准源中, 带隙基准电压源由于其高精度、温漂低、高电源抑制比等优点在ADC、 DAC、振荡器等电路中得到广泛应用。本文主要设计了一种适用于开关电源的带隙基准电压源, 并对其进行了分析和验证。
1 带隙基准电压源电路的分析与设计
本文设计的带隙基准电压源电路如图1 所示, 由MOS晶体管M0~M6, 电阻R0、 R1及运算放大器组成。晶体管Q0 由n个并列的晶体管单元, 而Q1 是一个单晶体管单元。运算放大器采用了一个密勒补偿两级运算放大器。
M0、 M1 和M2 构成镜像电流源, 理想情况下, 运算放大器具有很高的增益, 通过反馈环路保证A点与B点电压相等, 我们可以得到:
2 仿真与分析
为了验证所设计的带隙基准电压源电路, 本文采用了中芯国际 (SIMC) 0.18CMOS工艺对该电路进行了仿真验证, 仿真结果显示, 在-40~85 范围内, 输出带隙基准电压的温度系数为2.46x 10-6/℃。
3 结论
本文设计了一种带隙基准电压源, 采用密勒补偿的两级运算放大器, 并且该带隙基准电压源已经应用于一种DC-DC转换器电路中, 性能很好。
摘要：本文设计了一种适用于DC—DC转换器的带隙基准电压源, 在0.18μm的SI MC工艺下, 采用Cadence Spectre对电路进行仿真分析。结果表明, 在5V的电源电压下, 基准输出电压为1.214 V, 在-40+85℃范围内, 基准电压的温度系数为2.46x 10-6/℃。
关键词：低温漂,温度系数,带隙基准,DC-DC转换器
参考文献
[1]张东亮, 曾以成, 陈星燕, 等.曲率补偿低温漂带隙基准电压源设计[J].电子元件与材料, 2015 (11) .
[2]张献中, 张涛.一种三阶曲率补偿带隙基准电压源的设计[J].武汉科技大学学报:自然科学版, 2015 (1) :67-71.
带隙电压基准 篇4
高性能的电压基准源是高性能模拟、数字和电源管理系统中的关键模块,它在电路系统中为其他功能模块提供高精度的电压基准,或由其转化为高精度电流基准。传统的带隙基准是通过一阶补偿产生的温度系数一般为几十个ppm/℃,无法满足现代高性能电路系统的需要,必须进一步降低带隙基准电压的温度系数[1,2]。因此,本文提出了一种带有二阶温度补偿,可以为多个电路同时提供稳定电压的多输出带隙基准电压源。
1 带隙基准电压源的工作原理
如果将两个具有相反温度系数的电压以适当的权重相加,最终就可以得到零温度系数的电压。带隙基准电压的原理就是将一个具有负温度系数的电压和一个具有正温度系数的电压加权相加,这样就可以得到具有零温度系数的基准电压,其基本原理如图1所示。
1.1 负温度系数电压
负温度系数电压[3,4,5,6,7]由双极型晶体管的基极-发射极电压VBE来实现,VBE与温度的关系式[8]为:
式中:η是和三极管的结构有关的量,它的值大约为4;α是和流过三极管的电流有关的一个量,当PTAT电流流过三极管时α为1;当与温度不相关的电流流过三极管时α为0;T0为参考电压,VBG为硅的带隙电压。由式(1)可以看出VBE是一个具有负温度系数的电压,其温度系数约为-2 m V/℃。
1.2 正温度系数电压
如果两个同样的双极型晶体管(IS1=IS2=IS0,IS0是双极晶体管的饱和电流)偏置的集电极电流分别为n I0和I0,忽略晶体管的基极电流,那么工作在不同的电流密度下,晶体管基极-发射极电压的差值ΔVBE与绝对温度成正比,如式(2)所示:
ΔVBE表现出正的温度系数[9,10],值为+0.087 m V/℃。
2 一阶温度补偿的带隙基准电压源[11]
利用上面正、负温度系数的电压加权相加,就可以得到一个近似零温度系数的电压基准源。如图2所示,通过放大器的深度负反馈,使VX=VY,产生一个与一阶温度不相关的电流(I1+I2),流过R3则产生一个基准电压。在图2中,由VX=VY,从而得到正温度系数的电流:
通过与晶体管基极和发射极之间并联的电阻R2,就可以得到负温度系数的电流:
调节R1和R2的比值关系就可以得到一个与一阶温度无关的基准电压:
3 二阶温度补偿的带隙基准电压源
由于一阶补偿的带隙基准电压源中忽略了电压的高阶项,使得温度系数和电源抑制性无法满足在高性能电路中的需要,因此二阶补偿是必要的。分析式(1),要降低基准电压源的温度系数,需消除式(1)中第三项对输出电压的影响。
将一阶与温度无关的电流通过一个PMOS电流镜得到镜像,然后将其流过一个三极管Q3,其基极-发射极电压VBE,Q3的表达式中α=0,如图3所示。
由式(1)可以得到:
通过将式(6)、式(7)这两个电压相减可以得到一个和式(1)中的第三项成正比的电压:
将此电压转换为电流INL,再与电流I1+I2加权相加,就可以消除VBE中的第三项的影响,从而降低了基准电压源的温度系数。
在图3中,流过R4和R5的电流为:
由图3得到的基准电压:
其中,推导得到R4,5为:
电路中的运算放大器是带隙基准电压源电路的关键部分之一,为了提高增益,采用两级放大电路,其中第一级采用共源共栅的结构。该折叠共源共栅放大器具有宽的共模输入范围和大的输出电压摆幅。
同时,采用PMOS管作为差分输入级,可以降低输入共模的电平,第二级为LDO缓冲器。运算放大器电路结构如图4所示。
图4中M14~M25构成偏置电路,为带隙基准电压源电路和运算放大器电路个晶体管提供合适的偏置电流和电压,使电路工作在合适的状态。由于两级运放往往会产生两个低频极点,所以采用米勒电容C1来做频率补偿。R1作为调零电阻,将由米勒补偿可能产生右半平面的零点移至左半平面,从而改善和提高二级运算放大器的稳定性。图5是带二阶补偿的带隙基准电压源的总体电路。M2a,M3a,M4a,M5a,M6a构成基准电压源的启动电路,当电源电压上电时,M3a导通,将M2a的栅端电压拉高,进而M2a导通,M1a的栅端电压拉低,基准源开始工作,电路工作正常后,M4a管导通,将M2a的栅端电压拉低,M2a管截止,启动电路关断。
4 仿真结果测试与版图设计
本设计是基于CSMC 0.5μm CMOS混合信号工艺模型,利用Cadence软件对设计电路进行仿真验证。温度特性仿真结果如图6所示,在-55~125℃的范围内,输出电压平均为1.299 4 V,保持稳定,温度系数为3.1 ppm/℃,具有良好的温度系数,如图6所示。
当电源电压由2.7 V变化到5 V时基准电压源输出电压的变化如图7所示。输出电压的变化量约为2.9 m V,输出电压变化ΔVref=1.26 m V/V,基准源在2.7 V以上电源电压开始正常工作,具有较好电源抑制性。
图8所示为带隙基准电压源的电源抑制比仿真结果,在低频时的电源抑制比约为84.5 d B,具有良好的电源抑制能力,具有较好的稳定性。
在版图设计中充分考虑了三极管和电阻匹配的问题,考虑到沟道长度调制效应和电流镜产生的闪烁噪声和热噪声,设计中采用较长沟道的MOSFET,设计版图如图9所示。
5 多输出带隙基准电压源
多输出带隙基准源电路如图10所示,电路中带有一个负反馈的运算放大器。M2管将M1管的电流镜像,通过调节R2~R6的电阻值得到需要的稳定电压。比如OUT2端输出的电压为:
其中Vref是上文中的带二阶补偿的带隙基准电压。
本文得到多输出电压值为4.2 V,4.0 V,4.0 V,3.8 V,3.4 V和3.2 V,这些基准电压可应用在锂电池电量检测中,显示电池充放电时电池的电量。多输出基准电压电路的运放采用折叠式共源共栅结构,以提高共模输入范围和大的输出电压摆幅,从而得到稳定的多输出基准电压。
6 结语
本文采用的高开环增益的折叠式共源共栅放大器,设计了一种带2阶补偿的带隙基准电压源,利用CSMC0.5μm CMOS工艺进行了仿真验证和版图设计。在5 V的电源电压下,当温度在-55~125℃范围内变化时,温度系数为3.1 ppm/℃,带隙基准电压源的输出平均值为1.299 4 V。本设计可应用在电源管理芯片等高性能的电路系统中。同时,本文提出了一种多输出带隙基准电压源的电路结构,并以此应用在锂电池电量检测和显示电路结构中。
参考文献
[1]刘云涛.带2阶补偿的CMOS带隙基准电压源[J].微电子学,2012,42(1):38-41.
[2]FULDE M,WIRNSHOFER M,KNOBLINGER G.Design of low voltage band gap reference circuits in multi gate CMOS technologies[C]//IEEE International Symp on Cirt Syst.Taipei,Taiwan,China:IEEE,2009:,2537-2540.
[3]Anon.A novel wide temperature range,3.9 ppm/℃CMOS bandgap reference circuit[J].IEEE Journal of Sol Sta Circ,2011,47(2):574-581.
[4]SAVVAS K,CHARALAMBOS M A,JULIUS G.A novel CMOS bandgap reference circuit with improved high order tem perature compensation[J].IEEE Journal of Sol Sta Circ,2010,37(1):4073-4076.
[5]宋志强.5×10-6/℃的带隙基准电压源设计[J].电子科技,2006(5):41-44.
[6]程仕意.一种高精度的CMOS带隙基准源[J].现代电子技术,2007,30(16):190-192.
[7]Behad Razavi.模拟CMOS集成电路设计[M].西安:西安交通大学出版社,2000.
[8]TSIVIDIS Y.Accurate analysis of temperature effects in charac teristics with application to bandgap reference sources[J].IEEE Journal of Sol Sta Circ,1980,15(6):1076-1084.
[9]KOUDOUNAS S,ANDREOU C M,GEORGIOU J.A novel CMOS bandgap reference circuit with improved high order tem perature compensation[C]//Proceedings of-2010 IEEE Interna tional Symp on Circuit and Systerms.Paris:ISCAS,2010:4073-4076.
[10]LI Jing hu,ZHANG Xing bao,YU Ming yan.A-1.2V piece wise curvature corrected bandgap reference in-0.5μm CMOS process[J].IEEE Transactions on Very Large Scale Integr(VLSI)Syst,2011,19(6):1118-1122.
带隙电压基准 篇5
随着当今世界电子业的发展, 基准源作为电路的基本单元显得日趋重要, 对它的研究也越来越火热, 目前三种最常用的基准源电路是掩埋齐纳 (Zener) 基准源、XFET基准源和带隙 (Bandgap) 基准源[1], 而最常用最实用的是带隙基准源。文章介绍的是一种相对在业界很成熟的CMOS工艺的技术, 它是结合了一种快速稳定可靠的启动电路以提升电路的稳定性。
众所周知, 带隙基准的精度在实用电路中具有极其重要的意义, 它主要体现在电源抑制性能和稳定工作状态两个方面。由于串扰、衬底噪声等影响, 输出的基准电压会因为电源电压的波动而波动, 因而要求实用电路具有良好的电源抑制性能, 这也是本设计使用共源共栅电流镜[4]作为电流源负载的原因。
带隙基准电路有可能工作在两种不同的工作状态中, 这是因为电路中存在“简并”偏置点, 因此启动电路又成了电路稳定正常工作必须的一部分。文章介绍的启动电路设计占芯片面积少并且启动快速稳定。
2 启动电路设计
本设计的启动电路部分如图1所示, 其中的R6用PMOS的二极管连接, 使用使能信号通过反相器控制。当使能信号为高电平时, 反相器输出为低电平, 同时M6和M7检测到B、C两点为低电平, 于是M6和M7导通, M8也导通, 拉高M8的栅压, 使M9导通, 进而拉高M9的漏端电平, M10和M11导通, 导致M10和M11的漏端电平被拉低, M0、M1、M2、M3、M4和M5同时导通, 使得R3和R4两个支路均导通。当被M6检测到B端电平大致在700mv同时M7检测到C端大致在650mv时, 合理设置M6、M7和M9的尺寸, 此时可使得M7工作在截止区, M6和M8正常工作, M9工作在深线性区, 于是M9的漏端电平被拉的过低而导致M10和M11不足以导通, 使得启动电路不影响核心电路工作, 启动上电完成, 整个电路开始正常工作。
3 整体电路设计
带隙基准电压源部分如图1所示, M0-M5组成的共源共栅电流镜同时也作为电流源负载, 其中M0-M3和R1组成的共源共栅电路可以极大的减小电压冗余, 并且可以增大电源抑制性能 (PSRR) , 还能减小电流镜失配电流的影响。电路引入了M12-M15构成的一级差分运放以节省芯片面积, 使得A、B两点电压一致, 还采用了通过设置流过R4和R3的电流比m以减小失配电压输入的影响。同时还在运放输出端采用米勒补偿技术[2], 以改善输出信号的相位。假设Q2和Q1的发射面积比为n, 通过R3和R4的电流之比IC3:IC4=m, 则可得带隙基准电压可表示为:
适当调节m、n以及R、R4、R5的值就可以得到较低温度系数的基准电压。同时为了增加电路功能的灵活性, 此处的R可以使用R_trim技术[3]得到多种不同温度系数的输出。
本设计的差分运算放大器使用的是PMOS作为输入极, 由于PMOS器件失配以及沟长效应等原因[5], 会出现输入失配的情况。假设输入失配电压为VOS, 则:
由 (2) 、 (3) , 可得
通过上式可知, 通过适当设置m、n的值, 可以减小输入失配的影响。
图1中的R可以是单纯的电阻, 也可以采用R_trim技术输出多种温度系数的电压, 使得整个电路可以适用于目前业界成熟的技术bandgap结合多个LDO, 增加电路应用的灵活性。
4 仿真结果分析
本设计采用SMIC 0.18um工艺实现, 仿真工具使用Cadence平台的Spectre, 仿真温度为0℃~140℃。
图2是本设计启动电路的启动时间仿真结果图, 100ns以后, 电路开始启动, 此时电路的B端和C端电压可以观察到明显在上升, 但是电路此时尚未正常工作。300ns左右, B端电平大致在720mv (图2中e点) 同时M7检测到C端大致在670mv (图2中f点) 时, 带隙基准电压输出已经基本稳定在1.204V左右, 而且保持稳定。说明本设计中的启动电路在300ns内稳定启动电路并使电路稳定正常工作, 符合设计要求。
图3是由本设计的启动电路和带隙基准电路组成的整个电路测试结果图, 从图3中可以看出在温度变化范围0℃~140℃内带隙基准电压输出稳定在1.203V~1.204V之间, 因为启动电路的稳定启动, 带隙基准电压输出没有出现大幅度波动, 因此保证了整个电路很低的温度系数, 也保证了芯片较长的使用寿命。通过温漂系数运算公式计算可得, 本设计的温漂系数为22.935ppm/℃。
5 结束语
设计了一种启动电路具有启动时间很短、启动过程稳定的带隙基准电压源电路, 本设计采用SMIC 0.18um工艺实现, 仿真和测试果表明:启动电路模块能在很短的时间内稳定启动电路, 带隙基准电路输出正常。
摘要：文章设计了一种拥有快速稳定启动电路的带隙基准电压源, 该设计在目前最成熟的启动电路设计基础上优化, 不仅能在启动时间上具有很大优势, 而且很稳定, 能保证电路的启动过程平稳完成, 适合目前芯片集成 (SOC) 系统的量产。本设计采用的工艺是0.18um SMIC工艺。经过仿真和测试验证, 启动时间稳定在300ns左右, 带隙基准电压输出为1.204V。
关键词：带隙基准电压源,启动电路,芯片集成系统
参考文献
[1]林少波.高精度高电源电压抑制比CMOS带隙基准源设计[D].西安电子科技大学, 2012.
[3]D.colombo.Impact of Noise on Trim Circuits for Bandgap Voltage[J].Electronics, Circuits and Systems, 2007:775-778.
[4]朱樟明.一种低压CMOS衬底驱动共源共栅电流镜[J].固态电子学研究与进展, 2006, 11.
高电源抑制比低温漂带隙基准源设计 篇6
电源电压往往存在约10%的波动以及噪声干扰，BGR的作用是提供一个稳定的、受温漂影响小的参考电压，并且该电压对电源端的波动及噪声也有足够的抑制能力。传统的BGR在高频段(100 kHz以上)的电源抑制能力较差，为此，通过对BGR电源抑制能力的影响路径仔细分析与优化，使得BGR输出参考电压与电源电压有效隔离，达到宽频带高电源抑制比的性能要求。
在SoC应用中，电平转换、数据转换电路及其他射频电路对BGR提出了更低温漂系数的要求。因此，低温漂系数成为了大多数BGR相关论文研究最多的一个性能指标，二次、三次甚至更高次温漂补偿电路层出不穷，具有代表性的包括指数补偿法[1]、线性补偿法[2]、不同材质电阻补偿法[3]等。本文提出一种PTAT2(正温度系数)电流产生电路，对温漂进行二次补偿，电路结构简单，能够实现宽温度变化范围BGR更小的温漂系数。
1 电路设计分析与实现
1.1 高电源抑制比电路设计
首先通过细致的理论分析，揭示电源电压对BGR输出电压的影响路径。电源抑制比即输出基准电压对电源电压纹波或噪声波动的响应，公式表示为：
其中，Vref(s)、VDD,n(s)分别为BGR输出电压、电源电压对频率的响应。由式(1)可知，比值越小，基准电压对电源波动抑制能力越强。传统CMOS带隙基准源通常采用单级PMOS管共源结构作为调整管来隔离电源电压的扰动对BGR输出电压Vref的影响，在低频时具备一定的电源抑制能力，但在高频(大于100 kHz)情况下PSRR已完全不能满足SoC高性能要求。
为此,国内外学者对此提出了很多解决方案。比如,采用Cascode PMOS结构代替单级PMOS管作调整管[4],以提高输出阻抗,隔离电源电压纹波对输出的影响,但此方案对高频PSRR改善不佳;参考文献[5]在PMOS调整管上叠加NMOS管,NMOS管的偏置采用电源滤波后的电压,虽然提高了PSRR,但也消耗了很大的电压裕度;参考文献[6]采用两级线性调整结构来隔离电源电压,这种方案不但增加了电路的复杂性,且损耗了面积和静态功耗。
下面将针对影响PSRR的三条主要路径提出电路设计采用的方案，如图1所示。图2为图1的简易小信号模型图。
图1所示电源干扰纹波到达Vref的路径主要有:路径i,由BGR反馈环路调整(主要路径);路径ii,由调整管M1～M4有限的跨导引起;路径iii,由运放对电源电压的有限电源抑制能力引起。
图2中，对节点V1和Vref运用基尔霍夫定理，可得：
式中，gm1/gm2、gds1/gds2、gmb1/gmb2分别代表M1/M2的跨导、源漏跨导及衬底跨导。
1.1.1 NMOS Cascode结构
如图1所示，采用NMOS管M2源跟随结构作为调整管，使得M2工作在饱和区，输出参考电压在路径i上有效地隔离电源电压。与传统的BGR采用PMOS管共源结构相比，前者能够提供更高的阻抗，隔离效果更好，后者由于寄生电容耦合及MOS电流源高频PSRR差等原因[7]，高频电源抑制比性能受限。
设计采用3.3 V电源电压，拥有足够的电压裕度。为了更好地隔绝电源扰动对BGR输出的干扰，进一步提高对电源的阻抗，采用Cascode NMOS管M1设计，使得M1工作于饱和区，对电源等效阻抗提高了一个量级，从而更好地提高电源抑制能力。
1.1.2 RC滤波
为了避免Cascode NMOS管M1的栅端直接采用电源电压VDD偏置，使得纹波抖动直接由路径i射随至M1的源端，设计采用RC滤波对电源电压进行隔离，如图1所示。
RC滤波电路隔离了路径i上电源电压对M1栅端至源端的干扰，解决了传统带隙基准源因为环路频率滚降的限制[8]而无法解决的高频PSRR性能问题。RC滤波由一个二极管方式连接的NMOS管MF及电容CF组成。在路径i上增加一个大RC常数的低频滤波，这个路径上增加了一个低频极点，使得PSRR曲线在高频处降低20 d B。
1.1.3 折叠Cascode结构运放
由式(2)可知，最直接的提高电源抑制比的方法是提高运放的开环增益。为了在路径iii上也能使得PSRR得到优化，运放采用折叠Cascode结构，运放的电源采用RC滤波后的电压VRC(如图1所示)，运放结构如图3所示。
图3运放采用PMOS差分对M5、M6作为输入,Cascode PMOS结构作为负载,其开环增益为:
其中，gm,5、gm,11、gm,13分别为M5、M11、M13的跨导，ro,5、ro,11、ro,12、ro,13、ro,14分别为对应晶体管体电阻;共源共栅结构的PMOS负载不仅实现了运放的高输出阻抗，提高了运放开环增益，而且更好地隔离了电源电压对输出的干扰;差分输入管M5、M6的电流源M9、M10也采用同样结构，在一定程度上优化了路径iii上的PSRR性能。
1.2 二次温漂补偿电路设计
三极管的基极-发射级电压VBE(即PN结正向电压)具有负温度系数，工作在不同电流密度下的三极管的VBE之差△VBE具有正温度系数PTAT，只要合理设置R1、R2的阻值即可得到与温度无关的一阶补偿参考电压。公式表示为：
其中，VT为温度电压当量(常量)，N为图1中三极管尺寸比例。
然而，对VBE一阶线性补偿难以满足SoC芯片内部高精度电路模块的性能要求，故设计图4所示的结构产生IPTAT2电流对VBE进行二次温漂补偿[9]，补偿原理如图5所示，即在原来的IPTAT电流基础上，将图4产生的IPTAT2电流同时注入到部分电阻上。输出参考电压表达式：
其中，α、β为常量，T为温度。二次补偿即要求坠VREF/坠T=0的同时，坠2VREF/坠2T=0。经此补偿之后，VBE的非线性只剩下三次及三次以上的高次非线性项，温度系数进一步得到优化。图4电路输出电流为：
其中，K为常量。
2 仿真结果
基于0.35μm BiCMOS工艺，采用Cadence Spectre软件进行仿真。图6所示从上至下依次表示Cascode NMOS管M1源级的PSRR、无RC滤波电路情况下输出Vref的PSRR、运放输出的PSRR以及运用前三种方案后Vref的PSRR。M1的源端PSRR频带范围内小于-40 dB;运放输出的PSRR低频时小于-90 dB,10 MHz以上频率时PSRR为-50 dB;增加RC滤波电路虽然在很低频时(10 Hz以内)略大于不加RC情况下的PSRR，但高频(10 MHz以上)时前者比后者的PSRR至少低20 dB。从仿真图中可以看出，1 kHz频率以下，电源抑制比约-110 dB，最差PSRR发生在15 MHz左右，约-59 dB。图7是电路经过一次温漂补偿及二次温漂补偿后的温漂曲线图，一次补偿后BGR输出温漂在-40℃～+95℃温度范围的输出波动约1.5 mV，温漂系数9.5 ppm/℃;经二次温漂补偿后，-40℃～+95℃范围的输出波动约0.25 mV，温漂系数为1.5 ppm/℃。
与其他相关研究的性能参数比较，本设计BGR的性能PSRR及温漂系数TC具有较明显优势，如表1所示。
基于0.35μm BiCMOS工艺，从提高SoC中带隙基准源电路的电源抑制比角度，详细分析了传统BGR电源影响输出的路径，研究了国内外用于提高BGR电源抑制比PSRR的方案的优缺点，提出了采用NMOS Cascode结构、无源RC滤波、提高运放开环增益等电路设计方案，从三个主要路径上很好地提高了PSRR，尤其是高频段PSRR的性能指标，1 Hz频率下达到-108.5 dB,15 MHz频率下达-58.9 dB，实现了宽频带范围的高电源抑制比性能。二次温漂补偿电路实现了1.5 ppm/℃的低温漂系数，实现了带隙基准源宽频带高电源抑制比、低温漂的高性能指标，具有良好的实用价值。
参考文献
[1]LEE I,KIM G,KIM W.Exponential curvature compensated BiCMOS BGR preferences[J].IEEE Journal of Solid-State Circuits,1994,29(11):1396-1403.
[2]RINCONMORA G A,ALLEN P E.A1.1-V current mode and piece wise linear curvature-corrected bandgap reference[J].IEEE Journal of Solid-State Circuits,1998,33(10):1551-1554.
[3]LEUNG K N,MOK P K T,LEUNG C Y.A2-V23μA 5.3ppm/℃curvature-compensated CMOS bandgap refer-ence[J].IEEE Journal of Solid-State Circuits,2003,38(3):561-564.
[4]WONG K,EVANS D.A150mA low noise,high PSRR low-dropout linear regulator in0.13μm technology for RF SoC application[C].Solid-State Circuits Conference,2006:532-535.
[5]INGINO J M,KAENEL V R.A4-GHz clock system for a high performance system-on-a-chip design[J].IEEE Journal of Solid-State Circuits,2001,36(11):1693-1698.
[6]Dallas Semiconductor/Maxim.Improved powed supply rejec-tion for IC linear regulators[Z].2011.
[7]ZHANG Z X,DU H,LEE M S.A360-MHz3-V CMOS PLL with1-V peak-peak supply noise tolerance[C].ISSCC Dig.Tech.Papers,Feb.1996:134-135.
[8]LEE C H,MCCLELLAN K,CHOMA J.A supply-noise-in-sensitive CMOS PLL with a voltage regulator using DC-DC capacitive converter[J].IEEE Journal of Solid-State Circuits,2001,36(10):1453-1462.
[9]PAUL R,PATRA A.A temperature compensated bandgap voltage reference circuit for high precision applications[C].India Institute of Technology,Kharagpur721302,Dec,2004.
[10]DEY A,BHATTACHARYYA T K.A CMOS bandgap reference with high PSRR and improved temperature stability for system-on-chip applications[C].2011Internatinal Conference of EDSSC,2011.
[11]Mu Feiyan,Du Mingying,Lin Jie.A5.8ppm/℃bandgap reference with a preregulator[C].International Conference on ICEE,Shanghai,2011.
带隙电压基准 篇7
基于分段补偿原理,结合自适应负反馈控制结构设计了一种基于电流镜控制CMOS带隙基准电路,通过W/L失配控制的参数设计,以适合不同开口方向的高阶曲率补偿结构。且该结构对电压模和电流模带隙基准均能适用,满足了更广范围下对高性能基准的应用需要。最后,给出了基于新的补偿结构的仿真验证结果。
1 典型电压带隙基准结构
利用正负温度系数补偿原理实现的电压模带隙电压基准,其电路原型结构如图1所示。
图中N为Q2与Q1管发射区面积之比,偏置支路中由电流镜的匹配控制得到A、B两点电位相等,在匹配电流严格相等的条件下,形成ΔVBE=VTlnN的经典PTAT偏置,由ΔVBE/R0定义的支路电流通过PMOS电流镜线性传递到输出支路,再经电阻RREF还原为PTAT电压,最后与负温度系数VBE电压串联叠加后得到基准输出,即
通过调节N和RREF/R0电阻比值,控制正负温度系数系数近似相等,得到的基准温度系数为12×10-6/℃。由于非可控失配与非线性残余温度量的影响,一阶线性补偿基准的温度系数难以有效提高;同时PSRR仅为22 dB,若PMOS电流镜采用Cascode结构,PSRR提高到43 dB,但基准受电源噪声扰动的影响仍然较大。
电路中在A、B两点分别增加到GND的两个相同的并联电阻RA=RB,并在输出支路将Diode二极管去除只保留纯电阻输出,得到的电流模带隙基准突破了1.2 V固定输出的限制,可在较宽范围内变化,适合低压多值基准输出应用。
2 高阶补偿原理与结构
2.1 工作原理
一阶线性补偿基准的温度特性为图2(a)所示的开口向上或开口向下的对称分布,为实现高阶补偿下降低一个数量级的温度特性,最有效方法是将一阶线性补偿的单峰极值变为高次补偿下的多峰极值,从而降低基准电压峰-峰值的变化量。为此需适当调节一阶线性补偿量,将原来位于温区中点即常温附近的峰值调整到温区的高温或低温端,与此对应的另一端则通过自适应的高阶补偿形成另一个或多个峰值,通过控制非对称的一阶和高阶补偿关系,使宽温区范围内的纹波电压变化均匀并趋于平衡。
以开口向下(上)的一阶基准温度特性为例,若一阶基准在高温段输出偏大,如图2(b)所示,则在低(高)温段对输出支路注入适量的负温度系数电流、或分流正温度系数电流,以降低低(高)温下的正温度系数,形成低(高)温区下输出基准的局部峰值,并在整个温区内形成双峰输出。同样,若一阶非对称补偿基准的低温值偏大,如图2(c)所示,则需在高(低)温段注入正温度系数电流、或分流负温度系数电流,以降低高(低)温下的负温度系数。电流的注入与分流在控制原理上是等效的,针对开口向下的输出特性,合理配置一阶非对称补偿的特性与不同补偿起始点的电流微量控制,即可实现输出“N”型或“M”型的二阶补偿输出特性曲线。
图3给出了基于以上原理实现的一种带隙基准高阶补偿结构,该电路基于内部反馈环路控制的3路偏置结构,环路闭环反馈控制具有类似运放控制的性能,但避免了其随机失调难以控制的缺点,又显著提高了偏置电路的匹配和稳定性。应用于电压或电流模基准中,将有效改善电路的整体性能。
该电路是利用宽摆幅PMOS Cascode电流镜的高输出阻抗以改善电路的PSRR特性;内部由PM7→NM3→NM1→PM1→PM7构成的闭环负反馈环路,抑制了包括电源Vdd噪声在内的各种扰动,又显著提高了偏置电路的匹配性和稳定性。同时,电路内部还存在一条由PM7→NM3→NM0→MN7组成的正反馈环路,电路结构中应使负反馈环路比正反馈环路具有更高的增益,以确保平衡条件下系统的稳定。由基准核心电路与自偏置回路共同构成一个环路控制结构。这种控制结构类似运算放大器的作用,回路能有效提高整个基准电路PSRR。
Mn管并联在电阻Rn端,栅电位接基准或近似基准输出,选择其源端合适的电位使该管从低温段开始导通。由于低温起点的补偿在高温区同样起作用,因此必须协同配置补偿起始点,补偿量的大小以及一阶非对称补偿曲线的变化特性。由于VGSN的正温度特性与VTN的负温度特性,使得 Mn管有效驱动电压呈正温度特性并占主导作用,Mn管电流导通后随温度上升而增加,流过Rn电阻电流的正温度系数减小而负温度系数增加,输出负温度特性加强,形成第一个极高峰值点。同时由于补偿管并联的分流作用,输出电压值降低,形成图2(b)所示的二阶补偿特性。由于Mn管栅压VGN及其温度特性在一定范围内可自由配置,当VGN下降到低于基准电压时,VGN负温度系数增加,Mn管电流的正温度系数下降,从而抑制了输出电压的降低。这意味着可通过配置VGSN电压选择合适的补偿起始点及其温度系数得到所需的二阶补偿特性,或者当补偿设定后,Mn 管的温度负反馈控制更有利于温度特性的稳定。
在实际调制电路中,输出支路电流的大小会影响该支路三极管EB结的温度特性,因此,在优化电压模结构时,要综合输出支路电流大小、补偿电流大小、以及基于降低电流失配参数设计这三方面优化考虑。
2.2 高阶补偿结构分析
在曲率补偿原理的基础上,利用分段补偿的原理,将全温度范围划分为若干个子区间分段进行补偿[7],采用如图4所示的Mc与Rp的并联结构,形成补偿电流的分流控制机制。当温度变化时,无论补偿管Mc的导通状态如何变化,Mc与Rp中的总电流因由输出支路决定其温度特性保持原有规律不变,即Mc补偿电流的导通状态对输出支路中的其它部分的温度特性不产生影响,而只对并联部分电压降的温度特性产生作用。Mc导通后使并联等效电阻减小,在输出支路电流温度特性保持恒定的条件下,导致并联结构的电压降低,形成高温下负温度系数增强的补偿机制。图4中,Vs电压的选择应使补偿管工作在弱反型区、并联电阻Rp的选择则使补偿管处于线性电阻区,同时设计补偿管合适的W/L参数,实现对微弱高阶补偿量的有效控制。
图4中Mc补偿管的栅电位可在VREF电压附近灵活调节,当VG>VREF时,补偿管的正温度系数电流调节作用增强,相反,当VG<VREF时,负温度系数电压调节作用减弱。
3 系统验证与分析
电路运用 Cadence Spectre工具,采用CSMC 0.35 μm CMOS工艺),在-40 ℃<T<125 ℃范围下进行仿真。
由于电路补偿主要是通过并联Mn管来实现的,首先测试补偿 MOS管的温度特性,图5中Mn管的阈值电压为负温度特性,其VGS因采用高于基准电压的栅压驱动而具有正温度特性,由此形成Mn正温度系数电流图6所示。由于Mn 管VGS与VTN之间的有效驱动电压随温度下降而减小,因此当温度下降到某一临界点时,Mn 截止。这里通过适当配置 Mn管的栅源电压,可以使得Mn的补偿作用在整个温区内有效。
从图5可见Mn管开启较早,在全温区范围内补偿,由于Mn管的补偿电流随温度增加不断上升,流过并联Rn电阻的电流正温度系数减小,输出电压降低,并且一阶非对称曲线高温段正温度系数的减小程度远大于低温段。
图7所示采用高阶补偿技术后,在-40～125 ℃温度范围内,基准电压温度系数在tt、ff、fs、sf、ss模型下分别为:2.84×10-6/℃、28.2×10-6/℃、35.11×10-6/℃、23.3×10-6/℃、4.32×10-6/℃,其中fs模型温度系数较大。
如图8所示,tt模型下,补偿后PSRR在低频100 Hz为-70.6 dB,10 kHz为-63.36 dB。当电源电压在0～3 V范围内变化,输出基准电压与电源电压关系如图9所示。基准电路通过高阶补偿技术补偿后,电源电压不到2 V时即开始工作。tt模型下,当电源电压在2～3 V范围内变化时,其电压值波动为3 mV/V。
4 结束语
提出了一种新的电压基准高阶补偿方法。采用分段补偿控制,利用输出支路内部自适应负反馈控制,通过在低温段和高温段分别注入或分流不同温度系数的电流,将一阶线性补偿的单峰极值变为多峰极值,将输出电压的变化范围降低到几十μV量级。与传统的高阶补偿基准电路相比,新的自适应高阶补偿结构对温度系数的改善十分明显。基于CSMC 0.35 μm CMOS工艺的仿真结果表明,经优化后的高阶补偿,3 V工作电压下,电压模基准在-40～125 ℃温区范围内输出电压变化幅度只有3 mV,温度系数仅为2.84×10-6/℃,功耗低,在高精度低成本方面具有明显的技术优势。
摘要：基于线性分段补偿的基本原理,依据输出支路内部的温度负反馈结构,提出了一种结构简单、适应不同开口方向的高阶补偿方法。并设计了一种基于电流镜结构的低温漂、高精度的电压基准电路。CSMC 0.35μm CMOS工艺的仿真结果表明,经高阶补偿的电压模基准,在-40～125℃温区范围内温度系数为2.84×10-6/℃,低频100 Hz时的PSRR达到-70.6 dB,10 kHz为-63.36 dB。当电源电压在2～3 V范围内变化时,其电压值波动为3 mV/V。整个带隙基准电压源具有较好的综合性能。
关键词：CMOS带隙基准源,低压,曲率补偿,温度系数
参考文献
[1] PAUL R G,PAUL J H,STEPHEN H L.Analysis and design of ananlog integrated circuits[M].4th Edition.Beijing:High Education Press,2005.
[2] LI Yan,WU Jin,HUANG Zhiqi.A Sub-1×10-6/℃ high-order curvature-compensated bandgap reference[J].IEEE APCCAS,2008,30(6):1204-1207.
[3] LEUNG K N,MOK K T.A sub-1-V 15×10-6/℃ CMOS bandgap voltage reference without requiring low threshold voltage device[J].IEEE J.Solid-State Circuits,2002,37(4):526-530.
[4]LI Jinghu,WANG Yongsheng,YU Mingyan.A novel piece-wise curvature corrected CMOS bandgap reference[C].Mexico:IEEE Proceedings of the 7th International CaribbeanConference on Devices,Circuits and Systems,2008:1-5.
[5]HUANG Shizhen,LIN Wei,CHEN Wangsheng.A design ofhigh PSRR CMOS voltage reference based on subthresholdMOSFETs[C].Korea:IEEE Conference on Industrial Elec-tronics and Applications,2008:2495-2498.
[6]CHENG Dongfang,LI Xiaohui,ZHANG Jue.A dual-outputvoltage reference for high-accuracy pipelined ADC[C].Ja-pan:IEEE,ICEPT-HDP,2008:1-4.
带隙电压基准 篇8
关键词：BGR (带隙基准源) ,环路补偿,自偏置,Trimming (修调)
1 介绍
模拟电路中广泛地包含电压基准 (reference voltage) 和电流基准 (current reference) 。在数/模转换器、模/数转换器等电路中, 基准电压的精度直接决定着这些电路的性能。这种基准应该与电源和工艺参数的关系很小, 但是与温度的关系是确定的。在大多数应用中, 所要求的温度关系通常分为与绝对温度成正比 (PTAT) 和与温度无关2种。而目前主流的基准源都是采用后者, 即与温度无关。本设计就是设计一个不受温度影响的输出精度高的基准源。
2 基本原理
由于大多数工艺参数和温度有关, 因此, 和温度无关, 即和工艺无关。利用PN结二极管的基极-发射结正向电压, 具有负温度系数;而不同电流密度下的二个PN结二极管的基极-发射极正向电压之差, 具有正温度系数;将两个具有正温度系数和负温度系数的量加权相加, 则得到量显示零温度系数。输出电压公式为:
3 负温度系数电压的产生
双极晶体管的基极-发射极电压具有负温度系数, 或者说PN结二极管的正向电压具有负温度系数。从文献可得到与温度的关系式:
式中:η为与三极管结构有关的量, 其值大约为4;α为与流过三极管的电流有关的一个量, 当PTAT电流流过三极管时α为1, 当与温度不相关的电流流过三极管时为O;T0为参考温度;VBG为硅的带隙电压。由式 (1) 可以看出VBE是一个具有负温度系数的电压。
4 正温度系数电压的产生
两个三极管工作在不同的电流密度下, 它们的基极-发射极电压的差值与绝对温度成正比。如果两个同样的三极管 (IS1=IS2) , 偏置的集电极电流分别为n I0和I0, 并忽略他们的基极电流, 那么:
式中:△VBE表现出正温度系数, 而且此温度系数是与温度无关的常量。
5 一阶温度补偿带隙基准源
将正、负温度系数的电压加权相加, 就可以得到一个近似与温度无关的基准电压。常见的一阶可调基准源电路如图1所示。
式中:N为Q2与Q1的发射结面积之比, 式 (4) 中第一项具有负的温度系数, 第二项具有正、负温度系数, 合理设计R0与R1的比值和N的值, 就可以得到在某一温度下的零温度系数的一阶基准电压。式 (5) 中方括号内是约为1.25 V的一阶温度无关基准电压, 通过调节R2/R0的比值, 可以得到不同大小的基准电压。
6 电路结构及原理分析
本设计中使用了新的电路结构和新的设计方法, 比如使用了新的启动电路结构, 自偏置电路结构和源极负反馈补偿的方法。图2为本文设计的BGR基本电路图, 包含A启动电路、B运放电路及反馈电路、C带隙核心电路。
其中图2中由PM8, PM9, NM4组成了本设计的启动电路部分;由PM1, PM2, PM5, PM6, NM1, NM2, NM3组成了二级运放电路部分;由PM3, PM7, PM4, Q1, Q2, R1, R2, R3, R4组成带隙核心电路。同时通过PM1, PM2, PM3, PM7组成的镜像, 运放的偏置电流由带隙基准主体电路提供, 将之称为自偏置带隙基准电路。
7 启动电路
在电源上电的过程中, NM4逐渐开启, 使PM9的栅电压为低电压。PM9开启, 将VN拉至电源电压。NM3开启, 产生偏置电流, 使得运放和带隙基准主体开始工作。这是以自偏置的带隙基准为例。
整个带隙基准电路正常工作之后, PM8镜像PM2的电流, 该电流在NM4上产生电压, 当该电压大于电源电压减去PM9的阈值电压时, PM9关闭, 启动电路不再对主体电路产生影响。
当带隙基准电路因为某种情况进入小电流工作的简并状态时, PM8镜像到的电流将减小, 此时NM4上的电压下降, PM9开启, VN点电压上升, NM3开启, 产生偏置电流使得运放和带隙基准主体开始工作。
从本设计中可以看到, 当运放采用带隙基准主体电路提供偏置电流 (自偏置) 的时候, 本项目的启动电路可以同时使得运放和带隙基准主体开始工作, 可加快电路的启动过程。启动电路是否工作是通过镜像工作电流的方式, 相比常用的启动电路方式 (如检测三级管上的电压, 通常是与MOS管阈值电压作比较) 更加简单, 更加可靠。
8 运放
本设计中使用的运放是简单的二级运放结构, 但是同时使用了自偏置的的结构, 如图2中B部分的电路。
当启动电路开启时, 通过VN点使运放NM3的栅极电压增大, 使NM3开通, 然后运放通过PM2形成的自偏置环路开始自启工作。这样设计省去了传统设计中的偏置电流产生电路, 很大程度上减小了电路功耗。
9 带隙核心电路
图2中由PM3, PM7, PM4, Q1, Q2, R1, R2, R3, R4组成带隙核心电路。
当运放稳定后, 通过反馈使其输入电压相等, 使得VB1=VB2=VBE, 此时PM3、PM4、PM7产生镜像比例电流, 流过R1的电流是PTAT电流, 它加到了一个VBE/R3的电流上, 此时通过电流镜像, 使得PM3得到了最终的输出电流, 电阻R4决定了输出电压VBGH。
而在本设计中加入了新的思想, 消除mismatch带来的影响, 如图3本设计中具有源极负反馈补偿方法的带隙基准核心电路。
此电路由PM2、PM3等2个MOS管, 和R1、R2、R3、R4、R5、R6、R7、R8等8个电阻, 以及两个pnp型的BJT:Q1、Q2和一个运放AMP组成。其中PM2、PM3组成的电流镜像电路;R7、R8组成源极反馈电路, R5, R6组成电压补偿电路。
在BGR的设计中, 很多单元对其功能有一定的影响, 其中电流镜的管的匹配影响对电路功能影响很大。
在图3的电路中我们添的R5和R6两个电阻是为了降低Mos管vds的影响, 因为, 如图PM2和PM3组成的电流镜单元, 这两个管子的匹配对电路有很大的影响。当没有R6和R5两个电阻, 那么我们会发现PM2和PM3的VDS相差很大, 因为它们的源极基本上是接到VDD, 而PM2漏极电压在600m V左右, 而PM3的漏极电压稳定在1.2V左右, 所以两个管子的VDS相差很大, 会造成很高的匹配影响, 为了降低其影响, 我们添加了R6和R5两个电阻, 来保证PM2和PM3的VDS接近, 消弱VDS带来的影响。
为了进一步降低VDS和减小电流镜的匹配误差, 我们添加了R8和R9, 这样以R8和R9分别对两路电流镜形成了源极负反馈, 当加入两个电阻时, 随着PM2基极电压增加, 其电流ID也增加, 那么电阻的压降同时增加, 那么其VDS也相对减小。这样就减小了电流镜电流偏差对电路的影响。
同时, 与传统的带隙基准源对比, 我们是以PM2、PM3形成电流镜像, 而传统的本身两个BJT各有一路电流镜像, 我们的结构进一步减小了电流匹配的误差。
1 0 仿真验证
验证整体的电路最终输出是否满设计要求, 同时观察电路最低工作电压及不同条件下的功耗大小, 确定BGR的精度。
由图4可知, 当温度在-40~125℃变化时, 输出基准电压在1.2~1.204 V之间变化, 可得其温度系数为:
通过DC仿真得到, 当电源电压在1.6V-3.3V, 在所有工艺条件影响下包含:MOS, 电阻, 电容, BJT。输出基准电压在1.19V~1.22V之间变化, 常温下为1.2V, 变化范围仅为30m V, 精度为±2%之内, 达到了很高的精度。同时功耗仅为20u A, 比同类IP功耗大大减小。
1 1 结论与展望
