显示接口

关键词：

显示接口（精选十篇）

显示接口 篇1

VGA (Video Graphics Array) 是IBM在1987年随PS/2机一起推出的一种视频传输标准, 具有分辨率高、显示速率快、颜色丰富等优点, 在彩色显示器领域得到了广泛的应用。目前VGA技术的应用还主要基于VGA显示卡的计算机、笔记本等设备, 而在一些既要求显示彩色高分辨率图像又没有必要使用计算机的设备上, VGA技术的应用却很少见到。本文是采用FPGA技术, 既得到高分辨率又可以不使用计算机设备显示图像。

二、Verilog语言编写VGA显示程序

三、程序仿真图

程序运行检测无误后, 进行仿真, 结果入图1所示。

四、实物图与结果图

将FPGA接上电源和显示器, 产生蓝色矩形和黑色矩形, 背景色为绿色, 入图2所示

摘要：本文对嵌入式VGA显示的实现方法进行了研究。基于Quartus Ⅱ开发软件, 运用verilog语言, 在FPGA实现VGA的显示。基于这种设计方法, 可以在不使用VGA显示卡和计算机的情况下, 实现VGA图像的显示和控制。系统具有成本低、结构简单、应用灵活的优点, 可广泛应用于超市、车站、飞机场等公共场所的广告宣传和提示信息显示, 也可应用于工厂车间生产过程中的操作信息显示, 还能以多媒体形式应用于口常生活。

关键词：嵌入式,VGA,QuartusⅡ,verilog

参考文献

[1]Design and Verification of a VGA Controller作者于宝堃北京交通大学2008-07-10

[2]Research on the Technologies of Video Signal Conversion and Optical Fiber Transmission作者刘凤鹏西安电子科技大学2008-12-05

[3]The Research and Implementation of VGAGraphic Converter, Driving and Controlling Circuits for Title Screen Plasma Display Panel作者彭飞浙江大学2006-04-04

[4]李政江:《基于FPGA的视频同步格式转换器的设计与实现》, 电子科技大学, 2007-08-08。

[5]徐宁:《基于FPGA的视频图像处理系统的研究》, 昆明理工大学, 2006-08-25。

显示器的信号接口类型小结 篇2

显示器的信号接口类型小结

——从TTL、LVDS、TDMS到DisplayPort

张开俊

2011.5.25 随着显示信息的日益丰富，和人们对显示效果要求的逐渐提高，LCD面板行业正快速的朝更高分辨率和每种颜色的更多位数加速前进，只有提高主机到LCD面板的数据传输速率，分辨率和颜色饱和度才能有所突破。

对于公司医用产品来说，为了显示特殊的医用图像，如超声、DR，MRI，以及CT，对显示效果的要求已经远远超出了如监护产品需求的只是简单的波形、图形、数字等。如今大数据量的图像处理能力已经在主机端和显示端有很好的技术支持，所以处于主机端和显示设备端之间的型号传输线路和接口成为了显示技术发展的瓶颈和短板。为了满足数据量更大的图像的显示，此局限的重任直接被面板显示接口肩负起来了。

面板显示接口标准

为了最佳的展望未来，重温面板显示接口标准的进展是恰到好处的。从晶体管-晶体管逻辑门电路(TTL)一路发展到今天的DisplayPort数字显示接口，下面讲述了自十九世纪六十年代早期到2007年的面板显示接口概况，并对未来的面板接口技术进行了展望。

晶体管-晶体管逻辑门电路

当显示面板第一次面市时，就选择了经典的TTL数字接口作为标准。在那时，面板尺寸不足10英寸，其VGA分辨率为每个颜色6比特，带宽要求是300 Mbps。TTL集成电路代表了小规模向大规模集成，和今天成万上亿个晶体管相比，那时候每片芯片的容量只有数百个晶体管。

TTL的流行是基于德州仪器公司(TI)的7400系列芯片的面市。当TI系列迅速成为业界标准之后，摩托罗拉、Signetics、SGS-Thomson、国家半导体和其他公司加入了TI标准。和模拟解决方案相比，TTL代表着低成本芯片，它使得数字技术变得更经济可行。

面板尺寸在上世纪九十年代后半期一增加到15英寸范围，就要求采用XGA分辨率格式，而且带宽需求也跃升到了850Mbps。所面临的挑战包括功耗和电磁干扰(EMI)，这使得缓慢的TTL接口成为了显示面板的瓶颈。“迈瑞加油站”——自学充电

图1：显示接口路线图：寻求更高带宽。该图表明了自1994年以来显示器带宽需求的增长。

LVDS显示接口

低压差分信号(LVDS)显示接口(LDI)是一个在双绞线铜电缆上传送两个不同电压的差分信号系统。与TTL比较而言，小幅度信号以及双绞线之间的紧密耦合降低了TTL所固有的功耗和EMI。

LVDS描述了一种高速信号运行在不太昂贵的铜导线上的电气信号方法。在接收端运行着两个不同的电压，LVDS利用电压差(典型值为350 mV)进行编码信息。接受端检测决定着逻辑电平的电压极性。由于信号幅度非常小以及导线之间的紧密电磁场耦合，因此降低了EMI。导线上的平均电压为1.25伏。在上世纪九十年代末期就采用了这种形式的接口。

图2：LVDS视频连接，显示接口示例

“迈瑞加油站”——自学充电

LVDS显然选择的是一种串行数据传输而不是并行传输。LVDS融合了高速和频道内同步，从而可以采用更少的导线传输更多的数据。

基于LVDS技术，国家半导体公司在1999年发布了其开放式LDI规范，从而使得导线的总数量从TTL接口的22根减少到了8根。因此，也减少了连接器和电缆的数量。更重要的是，LDI突破了TTL瓶颈，将带宽增加到了约2.8 Gbps。作为一种开放式标准，LDI并不要求具有绝对的权威性，这一作法使得其快速的成长为了面板显示接口标准。

其次，瓶颈问题开始逐步显示出来。随着面板厂商不断的增加面板尺寸并提高颜色丰富度，40英寸到50英寸的1080p面板已成为主流。该面板的8位颜色要求大约3Gbps的带宽，这大大超过了4对LVDS接口能力。当前，甚至具有4096x2160的数字电影分辨率和显示更深色彩的10位和12位颜色的更大面板都已提上日程。为满足数字电影分辨率的带宽需求，采用了多达8个连接和40对(808根导线)的总线宽度。

然而，在该技术层面上又出现了新问题，如复杂的连接器、导线连接以及串扰噪声、数据未对准和其它问题。当前，LDI是面板显示接口的瓶颈，另一种接口革命正蓄势待发。

最小化传输差分信号

在上世纪九十年代晚期，Silicon Image公司开始采用面板连接、数字可视接口(DVI)和高清多媒体接口(HDMI)的形式向显示行业推广其所有权标准??最小化传输差分信号(TMDS)。在该情况下，发射端混合了具有在铜导线上降低EMI特性的更高级编码算法，从而使得接收端具有健壮的时钟恢复性能。

8位/10位编码是一个二阶处理，它是将一个8位的输入信号转换成10位的编码。和LVDS相似的是，它采用了差分信号来降低EMI及提高精确的信号传输速率。还和LVDS相似的是，它是一个串行的传输设计。

DVI技术已成功的应用于PC领域，HDMI技术也成功的推向了消费电子市场。但是，TMDS并没有因此成为广泛使用的面板接口标准。相反，没有专利费的LVDS已被普遍使用。此外，当前的DVI版本并不能更新，而且具有物理上、功能上及成本上的局限。

DisplayPort “迈瑞加油站”——自学充电

当前，DisplayPort作为视频电子标准协会(VESA)发布的一种数字显示接口标准登上了新的历史舞台。2006年5月首次发布了该标准，2007年4月2日发布了V1.1版本。该标准在电脑与显示器之间或电脑与家庭影院系统之间推广应用。

图3：DisplayPort数据传输通道(来自VESA)

DisplayPort由一个传送音视频流的单向主连接器和一个可用于热插拔的半双工双向辅助通道(AUX CH)组成。主连接器和AUX CH由交流耦合差分线对组成。主连接器有1对、2对、4对导线或通道，AUX CH只有1对导线且不要求连接时钟。该结果最大化的使用了差分线对。

例如，一个分辨率为1680x1050的面板可能通过单个主连接通道得到支持。目前，DisplayPort规范可支持的带宽可达到10.8 Gbps，且可提供超过15米电缆的WQXGA(2560x1600)分辨率。

许可证免费、所有权免费

DisplayPort是一个许可证免费、所有权免费的数字音视频互连技术，它详细的介绍了电脑和显示器之间的连接标准。它得到了AMD/ATI、Dell, IDT, Genesis, HP, Intel, Lenovo, Quantum Data, Molex, NVIDIA公司的支持，而且这些公司也支持该标准继续推广。DisplayPort还被面板厂商作为面板显示接口标准所认可，并且采用该技术的产品也正方兴未艾。

DisplayPort的优点包括：具有更多可获得的液晶显示器功能、满足宽范围要求和应用的性能提升、从入口级到高性能的显示。DisplayPort还可通过其微型包装结构支持未来的技术革新。目前，它正应用于电脑显示器市场领域。“迈瑞加油站”——自学充电

表1表明了DisplayPort和其它以往标准的区别。逐个浏览这些标准，可清晰的认识到DisplayPort具有许多优点。

图4：DisplayPort和LVDS、DVI、HDMI之比较

结论

眼花缭乱的显示接口标准 篇3

VGA的设计初衷是为模拟视频信号显示器所用，而我们现在用的多数都是数字平板显示器。因此，时下的情形的确很古怪，让人匪夷所思你的电脑输入数码视频，数字视频信号接着被转化为模拟信号，然后通过VGA电缆线传送，最后又被转化为我们在显示器中看到的数字视频。

让我们欣慰的是，VGA连接器推出后10年多一点的时间内，数字显示工作小组(DDWG)为我们制定了视频接口标准，或叫做DVI。

DVI是将数字显示连接到电脑的标准接口。以前也出现过这种专利设计，通常的形式是自带专门显卡的显示器，但DVI允许我们将电脑和数字显示器“融为一体、相互搭配”。

然而，更让人叫好的是，因为高度规范化的DVI版本——DVI-I——支持数字和模拟信号，所以，简单、价廉的适配器可将DVI-I的显卡连接到只能用VGA连接器才能连接的显示器上。谁需要新标准

DVI能满足我们的所有要求吗?它在保持与模拟显示器兼容的同时还提供了数字连接性能，能够处理高清分辨率，而且可支持最新的内容保护计划。更为重要的是，多数现代电脑和显示器都已经配有连接器。

但同时，带宽也是个问题，计算技术中情形往往如此。如果你很幸运，拥有一台30英寸TFT的显示器，如戴尔和苹果的显示器，那么你需要以2560×1600像素的分辨率运行显示器来获得最好的显示效果，但这种分辨率已经超过了单一DVI连接的带宽了。

这些显示器使用DVI的可选双通连接模式，这样就可使现有的带宽翻倍。双通连接要求显卡，显示器及DVI电缆线与双通连接规格兼容，很遗憾，在真实世界中，你不得不费很大精力才能使它们兼容。

随着越来越多的人们都在把电脑当媒体中心来用，很多电脑都被直接连入到电视上。而DVI并没有传输音频的性能，这就意味着你的扬声器将不得不用它们自己的电缆线连接起来——即使它们被内置于电视机或平板显示器中，也可能在你将所有设备连在一起时增加更多麻烦和不便。而且，现代的多声道音频要求更大的带宽和内容保护能力。

因此，让我们来看看显示世界中的各标准，去发现你们在未来将如何连接显示器。

高清多媒体接口

通常情况下，人们可不喜欢家用影院系统中布满各种电缆组线。因此，如果有这么一根电缆，它能既能传输高清视频，又能传送多声道的高清音频，那该多好啊!

高清多媒体接口提供了类似DVI的性能，但增加了高清音频性能和最大的电缆长度。它有一个更小的连接器，要插进去容易多了，而且不使用精度要求很高的指旋螺丝，因此，对于家用目的来说，它的吸引力大的多。它也采用与DVl兼容的信号发射方法，因此，你可使用适配器将DVI和HDMI组件连接起来，从而使将一台配备有DVI的电脑联入高清电视机的HDMI端口中的工作变得很轻松。

反之，如果你有配备了HDMI端口的显卡，或配有集成HDMI的新型主板，那么将它连接到标准DVI显示器中则很简单。然而，HDMI并不是普遍适用的方案。双通DVI连接将仍然比一般“A类”HDMI接口拥有更多的带宽。

带宽更高的HDMI规格也有，叫做B类，与双通连接的DVI类似，虽然实际使用的是不同的连接器，但是，我们还没有看到现实的产品。HDMI同样也支持用于视频和音频流的HDCP.

注意，HDMI是新标准，仍然在变化，而这将导致兼容性方面的问题。最新的1.3规格只在少数产品中才看到，包括Sony的Playstation 3；多数新产品都基于AMD 690G的芯片组，因而只支持1.2版的HDMI。尽管如此，因为简单、兼容性好，HDMI稳稳地站住了脚跟。

Displayport多媒体接口

2006年5月得到批准后，视频电子标准协会(Ves8)设计出了Displayport，以此作为应对未来的多媒体接口。该接口得到了AMD／ATI、nVIDIA，DELL等厂商的大力支持，今年将配置在AMD主板上推出。

和HDMI接口一样，Displayport既支持高清视频，也支持高清音频。同时，Displayport也拥有HDM惭不具备的一些优势。它可在全部带宽中一60Hz时2560×1600像素、具备30比特色彩的背景中一使用可长达3米的电缆线。也可通过电缆传输最高可达1080P的分辨率，最远传输距离可达15米。还可支持8声道的音频，使视频和音频同步发生，可精确到1毫秒以内。

Displayport既可用于外部连接，也可用于内部连接，使组件和设备的兼容问题得到解决，简化了生产流程。使用本来就采用Displayport的平板来构建TFT显示器也是可能的。外部连接器设计得很小巧，如此一来，就可在一个最大高度的PCI插槽上连入四个外部设备。

不像其他推荐标准，Displayport无法与HDMI或DVl实现兼容，而且，采用的是迥异的信号发射方法。

虽然如此缺乏兼容性可能是一个缺陷，但Displayport的微封包架构则提供非常高的灵活性。你可将图中图(picture-in-Ficture)流通过一根电缆传输，可从一个连接器以环形方式来传输显示信息。用这种方式可连接6条1080I或1080p的流媒体。Displayport也有高级的双向传播性能，包括，如VoIP和音频聊天这样的程序所用的双向音频传播。同时，还有低带宽的视频的反向信道(back-channel)，是视频的理想工具。

Displaypart支持选项内容保护，然而，尽管Displayport在其1.1版本中增加了HDCP标准选项，但它用的标准是自己的DPCP方案，而不是早已确立的HDCP标准。这两种内容保护方案都要各自支付授权费用，这就潜在增加了采用Displayport的设备的终端用户的价格，而如果两种方案都采用的话，就会增加更多的价格。

虽然Displayport规格并没有包括与HDMI或DVI设备的向后兼容性，但是，却可能通过Displayport连接器采用这两种标准。并不是所有与Displayport兼容的设备能如此，那些能够采用两种标准的设备会打上“多模式”的标签。

在Displayport推出的早期，Vesa预测电

脑市场会推动这种接口的需求，而电子消费品则紧抓HDMI标准不放。然而，鉴于采用HDMI标准的电脑显卡的数量与日俱增，电脑用户能否很快就转而另一种接口，我们将拭目以待。

统一显示接口

由几大厂商的工作小组共同执掌的统一显示接口，其设计初衷就是要实现低成本和批量生产。现今，要将DVI接口大量地集成在芯片组中，其造价太高。而UDI提供的连接器，体积更小、价钱更低，和HDMI一样，只需一只手就能很容易的将连接器插入电脑接口。而且，DVI具备的所有功能，包括HDCP支持，DVI悉数提供。

和HDMI或Displayport不同的是，UDI不具备音频特性。它针对的是电脑，因而希望它在电脑中将成为DVI便宜的替代品。而且，因为其价格便宜，推广厂商希望生产只兼容数字格式的平板显示器，而不需现存的模拟VGA连接器和硬件。UDI根本就不想与HDMI决一雌雄，其设计初衷，是为了能够与之共享支持两种标准的唯一的连接器。在同一设备中，如果两种标准都得到支持，那么设备会检测是UDI还是HDMI设备已被连接，燃后自动切换采用正确的协议。

虽然UDI并不具备HDMI的某些特性，如音频，但该规格允许其选择性的支持功能。这意味着允许创建一个具备音频支持并可连接到一个HDMI设备的UDI设备，尽管UDI规格从来就不要求一定要具备这种功能。

在连接到DVl显示器时，UDI具备相关功能，使其正常工作，虽然UDI规格规定，如果没有额外设计、执行和检测，执行这些特性将不会保证DVI的交互性能。UDI，跟Displayport一样，也有内部格式。同样，它们将为各组件带来更佳的兼容性，而且，它将允许那些不需要再内外部信号发射系统之间转换的更简单的设计，这就意味着将使用更少数量的硬件和更便宜的显示器。和HDMI1.3一样，UDI支持比DVI更高的比特深度(blt-depths)，因而可支持上亿种颜色。而且，它具备比任意一种标准高得多的带宽，因此允许未来高得多的图像分辨率。

当前趋势

由于UDI在亚洲外几乎没有获得任何支持，而且英特尔曾推出的支持UDI设备现已落后于DisPlayport。但是，虽然模拟连接方式不再流行，现在你也将没有必要考虑更换基于DVI的设备，尤其如果你要购买支持HDCP的设备的话。

显示接口 篇4

通过FPGA (Field Programmable Gate Array) 将雷达回波转化成视频信号, 送至ARM的Camera接口, 以视频图像的方式与人机界面在显示控制内部混合叠加, 实现雷达的回波和人机界面的同步显示, 成为解决小型化雷达终端回波显示的可行方案。

1 工作原理

船用导航终端显示设计的组成框图如图1所示, 主要由3部分组成。回波处理通道由FPGA和外围电路组成, 主要完成雷达信号接口匹配、回波采样、回波峰选处理、扫描坐标变换处理、余辉尾迹控制、时序控制和视频格式编码等功能。人机处理通道由ARM计算机组成, 由载入的软件完成二次显示信息处理、操控窗口控制、工作参数设置以及与系统和整机的通信等。视频混合模块由ARM的显示控制器实现, 在行、场同步控制信号的控制下, DMA (Direct Memory Access) 的方式读取系统内存中显示数据, 完成雷达回波和人机接口的叠加显示。

2 显示设计及实现

船用导航雷达终端的显示设计主要有回波的实时校正、回波近区覆盖/远区分裂补偿、ITU-R BT601/656视频编码、显示控制器混合叠加等多个功能模块的设计。

2.1 雷达回波数据的峰选实时校正

显示器半径的像素数量一般不等于雷达触发的距离采样数量, 所以回波的显示处理均需要峰选。峰选就是将显示量程内的所有回波采样值按显示像素分组, 在每组内选择最大值作为对应显示像素的辉度值, 每组回波采样值的数目为峰选系数, 按照峰选系数进行处理。峰选系数N由式 (1) 计算, N一般取小数点后两位

${\rm N}=\frac{20R}{3}\times \frac{f}{{\rm M}}$ (1)

式中, N为峰选系数;R为显示量程, 单位km;f为峰选始终频率, 单位MHz;M为显示像素。

软件根据显示模式及量程计算出峰选系数后, 由端口置入FPGA, FPGA根据峰选系数, 将对应的峰选校正值存贮在内部ROM (Read-Only Memory) 中, 实时读取校正。

例如, 峰选系数为2.25, 在Altera Quartus 中仿真的波形如图2所示。

2.2 回波近区覆盖、远区分裂的补偿

雷达显示系统接收的是雷达触发、雷达回波和方位信号, 是一个极坐标系, 显示时以行场同步扫描的方式进行, 是一个直角坐标系[2]。由于从极坐标转换成直角坐标固有的非线性影响, 以及方位与雷达触发的异步关系, 会出现回波的近区重叠和远区分裂的现象。解决近区的覆盖, 在写入帧缓存的回波值之前, 先读出该地址原有值, 若大于则写入, 否则保持原值。远区回波分裂采用两种方法补偿; (1) 增加坐标转换查表法中正、余弦函数值的精度; (2) 采用插值的方法, 在一次方位处理完成后, 在下一次触发前再以当前的回波值辅以新的方位进行显示处理。

插值的示意如图3所示。插值的数量由雷达显示半径决定, 而一般插值后的个数应大于或等于显示圆周的像素点, 这样才能保证回波充满显示器所有像素, 避免出现回波的分裂。由于转换过程中的非线性, 近区不需要插值, 为解决时序紧张的问题, 可选择从某一显示距离开始插值, 即远区补偿。

2.3 ITU-R BT601/656视频编码

Camera接口支持两种接口的输入视频 (1) ITU R BT-601 YCbCr 8 位标准。 (2) ITU R BT-656 YCbCr 8 位标准[3]。前一种标准输出行场同步信号、8位宽度的数据信号和数据同步时钟, 后一种标准的不输出行场信号, 将定时基准码和行场消隐数据编在8位数据信号中, 由Camera接口捕捉定时基准码实现数据的行场同步。设计采用ITU R BT-656 YCbCr 8 位标准, 视频数据的转换和编码由FPGA完成, 组成原理框图如图4所示。

数据采集模块实现R (Red) 、G (Green) 、B (Blue) 数据的同步处理, 以便稳定的写入FIFO。FIFO控制模块完成对FIFO的读写控制和数据的缓存。RGB转YCbCr模块将输入的RGB数据转换成相应的YCbCr数据, R、G、B信号到Y、Cb、Cr[4]转换公式为

Y=16+0.275R+0.504G+0.098B

Cb=128-0.148R-0.291G+0.4329B

Cr=128+0.439R-0.368B-0.071B (2)

ITU656协议产生模块用于控制产生ITU R BT-656 YCbCr 8 位标准的视频数据和同步时钟。

2.4 Camera接口

ITU R BT-601/656视频送至ARM的Camera接口, 内部的测试样板可用来校准输入同步信号作为HREF (行信号) 和VSYNC (场信号) , CatchCam 实时捕捉ITU 信号。Camera接口内存在两个通道:一是Preview Scaler (以下简称P通道) , 用来产生较小的图像, 用于预览;二是Codec Scaler (以下简称C通道) , 用来产生编解码用途的视频信号。P通道和C通道各自保持独立。

Camera接口有4个DMA 端口, 分别是在AHB 总线上进行预览的MSDMA输入, 进行编解码的MSDMA 输入, P通道颜色转换后输出DMA, C通道颜色转换后输出DMA。MSDMA 读取Y∶Cb∶Cr4∶2∶2、Y∶Cb∶Cr4∶2∶0 或RGB图像。4个主端口支持各种各样的应用, 寄存器可分别设置4个DMA 端口的使能。

Camera接口不能为默认优先级AHB总线的设备, 其优先级必须与其他循环或通知仲裁优先级设备区别开, 并保持独立, 为保证显示的流畅性, 包含Camera接口的AHB总线须比其他Multi-AHB总线的优先级高。

2.5 显示控制器混合叠加

显示控制器有一个用于转换图像数据的模块, 用于本地总线的后处理器或系统内存中的视频缓冲区到外部LCD驱动器接口的图像数据传输。显示控制器由VSFR、VDMA、VPRCS、VTIME 和视频时钟产生器组成。VSFR 包括可编程寄存器和调色板存储器, 用于配置显示控制器, VDMA用于显示DMA, 可将帧存储器内的视频数据转换到VPRCS。VPRCS 接收VDMA 发出的视频数据, 转换为需要的数据格式后, 如8 bit或16 bit像素, 将视频数据直接发送到显示设备上。VDMA 有5个通道和3个本地输入接口。为混合运行, CSC (Color Space Conversion) 模块将YCbCr 数据改变为RGB数据。显示控制器数据流模块图如图5所示。

通过Camera接口送来的雷达回波窗口与其他窗口在显示控制器内完成了视频窗口同步混合。最终在显示器上显示的雷达画面如图6所示。

3 结束语

基于FPGA和嵌入式处理器ARM设计的船用导航雷达显示系统, 利用FPGA完成雷达回波的标准转换和视频的编码, 再通过Camera接口完成视频数据的接收, 并在显示控制器内通过使用特殊的DMA-VDMA, 未使用CPU, 直接将视频数据显示在屏幕上, 从而节省CPU资源, 实现了雷达回波和人机界面的同步显示, 满足了船用导航雷达系统的显示要求。

参考文献

[1]崔凤波.船舶通信与导航[M].哈尔滨:哈尔滨工程大学出版社, 2007.

[2]丁鹭飞, 陈建春.雷达原理[M].北京:电子工业出版社, 2009.

[3]三星科技.三星S3C6410用户手册[M].韩国:三星科技, 2008.

显示接口 篇5

摘要：详述PIC16F877单片机的MG-12232图形点阵式液晶显示器的硬件接口电路特点和接口软件编程方法。

关键词：PIC16F877 LCD 接口

引言

由于液晶显示器(LCD)具有功耗低、体积小、质量轻、超薄等其他显示器无法比拟的优点，它广泛用于各种智能型仪器和低功耗电子产品中。点阵式(或图形式)LCD不仅可以显示字符、数字，还可以显示各种图形、曲线及汉字，并且可以实现屏幕上下左右滚动、动画、闪烁、文本特征显示等功能，用途十分广泛。本文在简介液晶显示器MG-12232的驱动器SED1520F0A的结构、功能的`基础上，介绍了PIC16F877单片机的LCD硬件接口电路和软件编程特点。

一、PIC16F877与MG-12232的硬件接口电路

1.SED1520F0A的接口信号

SED1520F0A属行列驱动及控制合一的小规模液晶显示驱动芯片，电路简单，经济实用，内含振荡器，只须外接振荡电阻即可工作。模块工作的稳定性好。SED1520F0A与微处理器的接口信号如下。

DB0～DB7：数据总线。

A0：数据/指令选择信号。A0=1表示出现在数据总线上的是数据;A0=0，表示出现在数据总线上的是指令或读出的状态。

RES：接口时序类型选择。RES=1为M6800时序，其操作信号是E和R/W;RES=0为Intel8080时序，操作信号是RD和WR。

RD(E)：在Intel 8080时序时为读，低电平有效;在M6800时序时为使能信号，是个正脉冲，在下降沿处为写操作，在高电平时为读操作。

WR(R/W)：在Intel 8080时序时为写，低电平有效;在M6800时序时为读、写选择信号，R/W=1为读，R/W=0为写。

SED1520F0A与两种总线的接口信号和时序的详细资料见液晶显示模块使用手册。

2.MG-12232模块的引脚说明

MG-12232模块共有18个引脚，各引脚定义如表1所列。

表1 MG-12232模块的引脚定义

序 号符 号状 态功 能 说 明1Vcc-逻辑电源正2GND-

单片机与液晶显示器的接口及应用 篇6

关键词 单片机 显示器 应用

一、液晶显示器(LCD)

具有工作电压低、微功耗、显示信息量大和接口方便等优点,现在已被广泛应用于计算机和数字式仪表等领域,成为测量结果显示和人机对话的重要工具。液晶显示器按其功能可分为三类:笔段式液晶显示器、字符点阵式液晶显示器和图形点阵式液晶显示器。前两种可显示数字、字符和符号等,而图形点阵式液晶显示器还可以显示各种图形、曲线及汉字,并且可以实现屏幕上下左右滚动、动画、分区开窗口、反转、闪烁等功能,达到图文并茂的效果,其应用越来越广泛。

二、汉字显示原理

国家标准信息交换用汉字字符集GB 2312-80共收录了汉字、图形符号等共7445个,其中汉字6763个,按照汉字使用的频度分为两级,其中一级汉字3755个,二级汉字3008个。汉字、图形符号根据其位置将其分为94个“区”,每个区包含94个汉字字符,每个汉字字符又称为“位”。其中“区”的序号由01区至94区,“位”的序号也由01位至94位。若以横向表示“位”号,纵向表示“区” 号,则“区”和“位”构成一个二维坐标。给定一个“区”值和“位”值就可以确定一个惟一的汉字或图形符号。即4位阿拉伯数字就可以惟一地确定一个汉字或符号。如“北”字的区位码是“1717”,而京字的区位码是“3009”。前两位是“区”号,后两位是“位”号。其中1至15区是各种图形符号、制表符和一些主要国家的语言字母,16区至87区是汉字,其中16区至55区是一级汉字,56至87区是二级汉字。

在单片机系统中,连续取32个字节送到LCD的相应位置,就能正确显示汉字后的图形符号。从HS-12232-1使用的SED1520的控制原理得知,字模送显示前要旋转90°,例如“逢”的区位码是3778,在HZK16中的位置为第32*[(37-1)*94+(78-1)]=110752D以后的32个字节:04 44 FF FE 05 40 41 F8 33 10 14 E0 01 18 F6 46 1B F8 10 40 13 F8 10 40 17 FC 10 40 28 46 47 FC , 旋转90°后上16个字节:82 8A 92 B2 02 A7 92 5E 2A AF 2A 5A 4A 83 82 00,下16個字节;00 80 40 3F 04 90 95 95 95 FF 95 95 95 D0 40 00。 中只占1个字节并且小于80H,每个ASCII码为8×16点阵,即在ASCII16文件中,每个ASCII码的点阵也只占16个字节。

三、液晶显示器与单片机的接口技术

单片机可以通过数据总线与控制信号直接采用存储器访问形式、I/O设备访问形式控制该液晶显示模块。本文以华邦公司的W78E58为例,它内部有32KB的FLASH EEPROM,用户编制的程序及需要显示的英文字母、数字、汉字、曲线和图形都可以存储在里面,免去了扩展外部存储器的麻烦,使得以W78E58单片机为核心的控制系统电路更简单。因此十分适用于液晶显示。单片机通过低位地址A2控制CSA;A3控制CSB,通过液晶显示屏上各区的控制器HD61202;同时W78E58用地址A1作为R/W信号控制数据总线的数据流向;用地址A0作为D/I信号控制寄存器的选择;E信号由W78E58的读信号RD和写信号WR合成产生;另外单片机的复位引脚经反相器后连接到液晶显示器复位引脚,当单片机上电复位或手动复位时, 液晶显示器同时也复位;从而实现了W78E58对内置HD61202图形液晶显示器模块的电路连接。电路中LCD电源控制端VO是用来调节显示屏灰度的,调节该端的电压,可改变显示屏字符、图形的颜色深浅。

单片机对液晶显示模块的操作可分为两部分,即左半屏和右半屏操作。液晶控制器HD61202一共有七条指令,从作用上可分为两类,显示状态设置指令和数据读/写操作指令。显示器上128点×64点,每8点为一字节数据,都对应着显示数据RAM(在HD61202芯片内),一点对应一个bit,计算机写入或读出显示存储器的数据代表显示屏上某一点列上的垂直8点行的数据。该bit=1时该点则显示黑点出来,该bit=0时该点则消失。另外LCD指令中有-条display ON/OFF指令,display ON时显示RAM数据对应显示的画面;display OFF则画面消失,RAM中显示数据仍存在。由于MGLS12864液晶显示器没有内部字符发生器,所以在屏幕上显示的任何字符、汉字等须自己建立点阵字模库,然后均按图形方式进行显示。由于HD61202显示存储器的特性,不能将计算机内的汉字库和其它字模库提出直接使用,需要将其旋转90度后再写入。

参考文献:

[1]郭强.液晶显示应用技术[M].电子工业出版社,2000.

[2]王建校.51系列单片机及C51程序设计[M].科学出版社,2002.

[3]李朝青.单片机原理及接口技术[M].北京航空航天大学出版社,1999.

[4]陈粤初,窦振中.单片机应用系统设计与实践[M].北京航空航天大学出版社,1991.

[5]王士元.C高级实用程序设计[M].清华大学出版社,1998.

显示接口 篇7

1 MCGl2864A8—3的结构特点

该液晶显示模块是使用KS0108B及其兼容控制驱动器 (例如HD61202) 作为列驱动器, 同时使用KS0107B及其兼容驱动器 (例如HD61203) 作为行驱动器的液晶模块。由于KS0107B (或HD61203) 不与MPU发生联系, 故只要提供电源就能产生行驱动信号和各种同步信号。MCGl2864A8—3共有两片KS0108B或兼容控制驱动器和一片HD61203或兼容驱动器, 如下图1所示。

在MCGl2864A8-3模块中, /CSA与KS0108B (1) 的CSl相连;/CSB与KS0108B (2) 的CSl相连。因此/CSA、/CSB选通组合信号为:/CSA、/CSB一01选通 (1) , /CS、/CSB一10选通 (2) 。LCD显示器具有体积小, 功耗低, 显示内容丰富等特点, 在单片机系统中被广泛使用。LCD显示器是利用液晶材料的晶体分子排列和光学上的偏振原理来实现显示效果的, 可以显示各种文字、数字、图形。由于LCD不能够直接发光, 所以一般要使用背景光源才能够实现LCD显示。LCD的驱动比较复杂, 在单片机中, 一般不会像驱动LED显示器一样, 去直接驱动LCD显示器, 而是购买LCD显示模块, 实现单片机的显示控制。为了使用点阵型LCD显示器, 必须有相应的LCD控制器、驱动器来对LCD显示器进行扫描、驱动, 以及一定空问的ROM和RAM来存储写入的命令和显示字符的点阵。目前往往将LCD控制器、驱动器、RAM、ROM和LCD显示器集成于一个模块, 供用户使用LCM (Liquid Crystal Display Module, LCM) , 它是由液晶显示屏、液晶显示背景光源、集成控制模块等封装而成。

2 单片机与MGLSl2864模块的接口电路

在现代便携式智能仪器或手持设备中, 中文人机界面成为一种事实上的行业标准。能显示汉字的图形点阵液晶已成为智能设备必不可少的组成部分。图形点阵式液晶可显示用户定义的任意符号和图形, 并可卷动显示。它作为便携式单片机系统人机交互界面的重要组成部分被广泛应用于实时检测和显示的仪器仪表中。支持汉字显示的图形点阵液晶在现代单片机应用系统中是一种十分常用的显示设备。D/A变换器采用DAC0832, 输出采用运放OP07进行电流-电压转换, 0832的参考电压在0-5 V间可调。另外为了直观察看输出的D/A数据, 加接了8个发光二极管, 8088 CPU能将采集到的数据送往74HC273锁存后, 驱动发光二极管显示。设置跳线使得0832可以实现单极性 (0~5 V) 和双极性 (一5~+5 V) 输出。A/D变换器采用ADC0809, 0809模拟输入信号采用通过电位器调节的0--5 V直流电压, ADC0809可工作在程序延时和查询两种方式。0809时钟通过74LS393对系统提供的时钟分频获得。

液晶显示模块与单片机PICl8F458的接口电路采用单片机的通用I/O口对液晶的控制信号直接进行控制, 同时将单片机的D口作为其数据总线。液晶的第5脚用于液晶显示对比度的调节, 它需要通过一个10k N的可变电阻接到-12 V的电源上。实验板上的J11是一跳针, 在调试液晶显示程序之前, 应短接该跳针的两个引脚。

3 液晶显示器的编程操作技巧

左屏和右屏的显示原理是一样的。对显示屏的编程过程, 就是分别对左、右屏对应的页地址计数器和列地址计数器写数据, 以及对DD RAM读, 写数据的过程。在写显示RAM之前, 需要先清除RAM, 且左屏和右屏要分别进行清除。所谓清屏, 也就是使屏幕上什么都不显示, 其方法是向RAM的所有单元写入0值 (因为D7~D0位数据为1表示显示, 数据为0表示不显示) 。清屏之后就可以向RAM写入数据了。写数据到DD RAM前, 要先执行“设置页地址计数器”及“设置列地址计数器”命令。以下是部分编程实例:

检测LCD状态子程序

功能:检测LCD控制器状况;

LCD_BSY=1, LCD忙, 等待;LCD_BSY=0, LCD闲, 可读/写;

控制引脚状态, RS=0, RW=1, E=高电平。

4 结论

总之, 对于液晶显示器来说, 由于预先集成了完善的控制电路, 这类液晶显示器使用起来十分方便, 只要向LCM送入相应的命令和数据即可实现显示所需信息的目的。对于操作人员而言, 相比也容易得多。

摘要：由于液晶显示器 (LCD) 具有重量轻、体积小、功耗低、超薄等诸多其他显示器无法比拟的优点, 已被广泛应用于各种智能型仪器和低功耗电子产品中。点阵式 (或图形式) LCD不仅可以显示字符、数字, 还可以显示各种图形、曲线及汉字, 并且可以实现屏幕上下左右滚动、动画、闪烁、文本特征显示等功能, 用途十分广泛。本文介绍单片机与液晶显示器LCD的硬件接口电路和编程操作应用。

关键词：液晶显示器,接口,编程技巧

参考文献

[1]申爱宇.典型液晶显示器的拆卸 (下) [J].家电检修技术, 2010 (08) :112-113.

[2]刘华.一举两得——液晶PC与液晶电视[J].中国新技术新产品精选, 2004 (02) :90-92.

[3]白色.让视野更精彩——6款24英寸液晶显示器评测[J].消费电子, 2009 (15) :45-46.

显示接口 篇8

OLED与薄膜场效应晶体管液晶显示器(TFT-LCD)相比,具有响应快、全彩色、自发光、视角宽、对比度高、低电压、可实现柔性显示等优点,能更好地应用于手机、MP3、小尺寸仪表盘等[1,2,3,4]。OLED显示器以其卓越的显示性能成为下一代平板显示器[5]的一个强有力竞争者,目前市场上已出现多种中小尺寸OLED,但配套的驱动接口电路设计[6]很少,笔者拟采用STC11L60XE单片机作为OLED显示模块CMEL CO283QGLD-T的主控制器,尝试在SPI模式下实现OLED全彩静态图片显示。

1 基于SPI的电路设计

1.1 CMEL CO283QGLD-T显示模块

CMEL CO283QGLD-T显示模块是240×RGB×320点阵的2.8 in全彩OLED显示模块,集成了S6E63D6驱动器[7],图1为S6E63D6的结构框图。S6E63D6是一款带控制器的OLED驱动专用芯片,最大可支持240×RGB×320点阵的图形显示,内置容量为240×18×320位的图像存储器(GRAM),向GRAM中写入图像数据可实现65 k、260 k色图片显示。其具有四种可编程彩色显示接口模式:18-/16-/9-/8-位并行接口模式、18-/16-/6-位的RGB接口模式、串行外围设备接口(SPI)模式和高速串行接口(MDDI)模式。S6E63D6内嵌DC-DC电压转换器,提供OLED模块内部像素驱动电压。

1.2 硬件电路设计

实现静态图片显示需预存图像数据,而单片机内部程序空间有限(60 k),不适合存储图像数据,采用Flash存储器作为图像数据存储区能有效地解决这一问题。单片机只需读取Flash存储器中的图像数据,再传送到显示模块即可实现静态图片显示。系统硬件结构框图如图2所示,整个系统采用5 V直流供电,两个电源模块提供整个控制电路所需电压和OLED显示所需电压,微控制器(MCU)模块实现与OLED模块和Flash存储器的通信,并提供了在线编程接口和硬件复位接口,使用SPI协议[8]进行串行通信。

1.2.1 电源模块

电源模块1输出电压3.3 V,为微控制器和接口电路供电。电源模块2采用高效率开关电源,为OLED显示提供正常工作所需的VDD和VSS。鉴于OLED显示屏对供电电压变化极其敏感,而安森美生产的NCP5810芯片[9]输出电压精准、转换率高、封装尺寸小(3.00 mm×3.00 mm×0.55 mm),可提供1%电压容差的精确反馈电压且输出负载瞬态响应好,作为OLED驱动供电电源尤为合适。

1.2.2 微控制器

宏晶科技的STC11/10xx系列单片机[10]相比于传统的89系列及2051系列单片机,成本更低,性能更强,故本设计系统选用STC11L60XE单片机作为微控制器。通过寄存器配置将单片机P3.0/RXD、P3.1/TXD设置为系统可编程(ISP)下载专用通信口。USB和串口转换完成与用户系统的USB连接,实现在用户系统上调试和下载单片机程序。P4.7/RST引脚出厂时就被配置为复位引脚,外接复位电路实现上电复位。P3.4~P3.7预置为时钟(SCK)、数据输入端(SI)、数据输出端(SO)、使能信号(CE),作为单片机与Flash存储器的SPI接口,实现SPI串行通信。P2口部分引脚预置为时钟线(CL)、片选信号(CSB)、数据输出端(SDO)、数据输入端(SDI),作为单片机与OLED显示模块的SPI接口,实现SPI串行通信。将P2.7预置为RE-SETB,用于控制整个OLED显示模块的复位。

1.2.3 SPI接口设计

硬件系统中SPI接口部分为:单片机与Flash存储器的SPI通信接口和单片机与OLED显示模块的SPI通信接口。为了行文方便,约定单片机与Flash存储器的SPI通信为SPI模式1,单片机与OLED显示模块的SPI通信为SPI模式2。在SPI模式2下单片机与OLED显示模块的连接采用接插件形式,更改接插件可实现不同尺寸OLED显示模块的硬件接口连接,实现系统设计的通用性。SPI模式1为四线制,包括CE,SCK,SI和SO;SPI模式2也为四线制,包括SCL,CSB,SDO,SDI。由于STC11L60XE单片机没有硬件SPI接口,需设置单片机普通I/O口模拟SPI时序进行数据通信。SPI模式1中Flash存储器SST25VF020[11]的器件地址为43H,存储范围为000000H~03FFFFH;SPI模式2中OLED显示模块SPI模式下写指令起始地址为70H,写数据起始地址为72H。

2 软件设计

显示之前,预存储图像数据到Flash存储器,主程序主要完成从Flash中读取数据,然后在SPI方式下通过单片机I/O口向显示模块中的GRAM输入数据实现静态图片显示。主程序软件流程图如图3所示。主要功能包括:1)MCU初始化,设置单片机时钟为外部输入模式,设置ISP通信口和定时器,配置各个I/O口为数字口。软件延时使能电源模块2的正负压输出。2)SPI初始化,将SPI相关的片选信号、时钟信号和数据信号拉高,不产生通信。3)OLED初始化,先配置所需显示制式时钟模式和接口模式,再执行清屏操作(写入数据0x0000),预定义图片显示范围(行列起始地GRAM址),最后开显示(允许GRAM中数据显示)。4)读数据,单片机以SPI模式1从Flash存储器中读取相应的位图数据。5)数据写入GRAM,单片机从Flash存储器中读数据的同时以SPI模式2向GRAM中写入数据,写满后停止SPI通信,OLED模块会自动显示GRAM中的图像信息。

单片机模拟SPI模式1的时序需严格按照图4所示的读写时序,任何时候读写需先将片选CE拉低,在SCK的上升沿SI上数据写入,SCK下降沿SO上数据输出。写数据时SO必须保持高阻状态,读数据时SI状态可任意。Flash存储器中数据存储格式为8位。

从Flash中读取数据后,向GRAM中写入数据即可实现OLED显示,而向GRAM中写指令、写数据和读状态都是在SPI模式2下进行的,所以显示子程序关键是模拟实现SPI的读、写时序。SPI模式2下写指令时序如图5所示,初始化时将CSB,SCL和SDI都拉高,先写入器件地址,再写入相应指令,指令格式为16位双字节形式。写操作时需先将片选CSB拉低,在SCL上跳变时SDI上的数据写入,在SCL上升沿时SDI的数据必须保持稳定,结束时将SCL,SDI拉高,同时CSB置1。SPI模式2的写数据时序如图6所示,数据格式为16位,每写一次数据都必须先发送一次8位器件地址,与写指令一样,SCL上升沿时SDI的数据必须保持稳定才能准确写入。

3 实验结果

CMEL CO283QGLD-T显示模块内部GRAM只支持16位格式的图像数据信息,需通过图片转换软件将图片信息转化为8位宽度的位图信息,存储到Flash存储器中。软件编程时需预先将数据格式从8位转化为16位,然后在SPI模式2下逐位传输到GRAM中。图7为SPI模式下的240×320的65 k色静态图片显示效果,图8为RGB(红绿蓝)三色图片显示效果,Flash存储器中还可存储其他测试图片用以显示。

4 结语

本设计实现了一种基于OLED显示模块CMEL CO283QGLD-T的全彩色静态图片显示系统。该系统设计简单可靠,是一套通用的中小尺寸OLED驱动控制系统,同时单片机预留了多个I/O口可作后续扩展功能使用。通过与Flash存储器的SPI通信解决了单片机内部存储空间有限、无法存放过多图片问题。可预置多幅测试图片到Flash存储器进行循环显示,供用户进行相应的OLED显示性能测试。

参考文献

[1]XIE Z,HUNG L S,ZHU F.A flexible top-emitting organic light-emittingdiode on steel foil[J].Chem.Phys.Lett.,2003,381(5-6):691-696.

[2]刘式墉,赵毅,李峰.有机电致发光与应用进展[J].物理学和高新技术,2003,22(5):315-318.

[3]蒋泉,成建波,何其锐,等.全彩OLED屏显示系统的设计[J].光电子.激光,2008,19(1):26-30.

[4]JACQUES L,HUBERT G.Powering small AMOLED display in portableGSM systems[J].电子器件,2008,31(1):7-11.

[5]应根裕,胡文波,邱勇,等.平板显示技术[M].北京:人民邮电出版社,2002.

[6]李文明,荆海,马凯.彩色AMOLED驱动控制系统设计[J].液晶与显示,2007,22(5):612-617.

[7]Samsung Semiconductors.S6E63D6technical data[R].Beijing:SamsungElectronics Co.,Ltd.,2006.

[8]杨美刚.SPI接口及其在数据交换中的应用[J].通信技术,2007,40(11):385-387.

[9]ON Semiconductors.NCP5810Technical Data[R].Phoenix,USA:ONSemiconductors,2007.

[10]深圳宏晶科技有限公司.STC11/10xx系列单片机器件手册[G].深圳:深圳宏晶科技有限公司,2011.

显示接口 篇9

随着计算机显示器技术的快速发展,显示接口也由原来传统的VGA模拟接口转为数字信号接口,如DVI、高清晰度多媒体接口(HDMI)等。同样,在雷达显控终端领域[1,2],随着终端设备的更新换代,终端显示接口逐步由传统VGA接口改为DVI接口显示,但在某些场合,为了能兼容传统的显示接口,也要求能支持VGA接口。Chrontel公司的DVI发送器芯片CH7301C能同时输出DVI和VGA两种信号,且该芯片通过I2C总线控制,电路设计简单,给设计人员的开发带来很大的方便。

CH7301C的DVI发送器可达165MHz频率,最高能支持1600×1200分辨率,支持DVI的热拔

插检测,为RGB输出提供10位高速视频DAC(数模转换器);支持I2C端口完全可编程,完全支持Windows和DOS驱动器,低电压接口,很方便与图形控制器连接。

1 电路设计

图1为CH7301C的内部功能框图[3]。图中CH7301C的输入信号如下:一对差分对时钟(XCLK, XCLK*);12位并行像素数据(D[11..0]);行同步信号(H)、场同步信号(V)、消影信号(DE)及参考电压信号(VREF)。

CH7301C的输出信号如下:DVI(数据差分对TDC0、 TDC0*, TDC1、 TDC1*, TDC2、 TDC2*以及时钟差分对TLC、 TLC*);VGA(DAC2、 DAC1、 DAC0、 HSYNC、 VSYNC)。

文章使用FPGA作为CH7301C的控制器,提供该芯片的输入信号并通过I2C总线配置芯片使其同时输出DVI和VGA信号。设计的电路总体框图如图2所示。

1.1 CH7301C电源设计

CH7301C电源引脚有DVDD, DVDDV, TVDD, AVDD, VDD及VREF,具体定义如表1所示。

CH7301C的电源设计比较重要,设计时需要注意以下2种情况:

(1) AVDD在显示要求分辨率为1600×1200时仍然采用3.3V的话,DVI显示可能会产生抖动现象,因为3.3V电压在如此高的分辨率下无法使DVI PLL稳定锁相位。建议分辨率为1600×1200的应用场合,AVDD采用3.6V电压。文章设计采用了单独电源芯片输出3.6V,并使用跳线来选择3.3V和3.6V以满足不同分辨率的显示要求。

(2) 在设计中,每个电源输入引脚要求加入滤波电路及去耦电容,文章的电源电路图如图3所示。图中使用的电感的阻抗要求:DC阻抗小于0.05Ω、25MHz阻抗小于23Ω,100MHz时阻抗小于47Ω。文章设计电路中,选用了一款频率100MHz,阻抗33Ω,电感值为1μH。图中GNDA为模拟信号(视频DAC)地,GND为数字地。

1.2 CH7301C部分控制信号的电路设计

除了基本的输入输出信号外,CH7301C还有一些重要的控制信号,这些信号必须正确连接,否则将影响到芯片的正常工作。简介如下:

(1) AS信号

该信号引脚设置CH7301C内I2C串行口的地址。该信号拉低时,串口地址为0x76h,拉高时,串口地址为0x75h。设计中将AS信号拉低,即使用串口地址为0x76h。

(2) ISET信号

ISET引脚是用来设置CH7301C内部DAC的电流。建议使用130～140Ω大小的电阻连接该引脚到模拟地。当使用130Ω时,VGA输出的模拟信号白电平和色彩饱和度低于标准值,而当连接140Ω电阻时,则VGA输出的模拟信号白电平和色彩饱和度则高于标准值。设计时使用的是140Ω电阻。

(3) HPDET信号

该信号用以监测DVI是否连接到显示器。当显示器连接到DVI上,显示器会提供一个大于2.4V的电压到该信号上。图形控制器通过CH7301C的GPIO[1]引脚被拉低可知DVI已经连接上显示器,这时图形控制器输出信号给CH7301C。文章设计中将HPDET直接接3.3V,使FPGA一直输出信号给CH7301C,这表示CH7301C直接输出DVI信号而不受HPDET信号的控制。

(4) VSWING信号

该信号设置DVI的swing幅度,在设计中直接接2.4kΩ的电阻到数字地。

1.3 PCB布线设计

CH7301C有模拟和数字两种信号,数字传输速度相对比较高,在绘制该芯片的PCB图时要注意以下几点布线要求。

(1) 电源滤波及地信号要求

滤波电容应尽量靠近CH7301C的各个电源引脚和地信号;模拟信号地和数字信号地应在单点连接。

(2) 像素数据线布线要求

CH7301C的象素数据D[11…0]传输速率能达到165MHz/位,因此要求CH7301C与FPGA之间的连线应尽量短且等长(误差在±50mil),与模拟信号及模拟电路隔开,布线时线宽建议为8mil。

(3) DVI差分对数据线布线要求

CH7301C的DVI输出有四对差分对信号,包括三对数据差分对(TDC0与TDC0*、TDC1与TDC1*、TDC2与TDC2*)以及时钟差分对(TLC与TLC*),布线时要求这4对差分对之间等长(误差在±100mil),弯角最大为45°且弯角个数不超过4个,顶层布线直接到DVI插座上且尽量不要打过孔。

2 FPGA控制

文章设计中FPGA为CH7301C的控制器,提供I2C时序以配置CH7301C的寄存器、控制输出给CH7301C的行同步、场同步、消影信号以及像素数据。

2.1 时序I2C控制及寄存器配置

(1) I2C时序[4,5]

CH7301C的I2C时序如图4所示,I2C有一个起始状态和结束状态;Device ID为CH7301C内部7位I2C串口地址,文中设计地址为0x76h;R/W*为读/写控制信号,0表示写串口,1表示读串口;Device ID和R/W*组成一个DAB(设备地址寄存器),ACK为I2C确认信号。

文中设计只对CH7301C的寄存器进行写操作,在FPGA内使用了状态机来完成CH7301C寄存器的I2C写操作。

(2) 寄存器配置

CH7301C总共包含37个寄存器,其中大部分寄存器都采用了芯片默认的状态值,因设计中需要DVI和VGA都要有输出,因此,下面2个寄存器必须设置状态值。

(3) DAC控制寄存器(地址为0x21h),如表2所示。

DACBP:DAC Bypass设置。如果输入数据格式设置为数字RGB,设置此位为“1”时,直接输出DAC[2…0]。默认为“0”,表示所有DAC关闭!因此,芯片上电时必须设置该位为“1”,才能使VGA的模拟信号有输出。

DACG[1…0]:DAC增益控制。文中选择默认设置。

SYNCO0:使能行、场同步输出。默认为“0”表示关闭行、场同步,因此芯片上电时必须置该位为“1”,才能使VGA的行、场同步有输出。

(4) 电源管理寄存器(地址为0x49h),如表3所示。

FPD:full power down。默认为“1”,表示除了I2C串行口功能,其他所有电路都关闭。因此上电后该位必须设置为“0”。

DACPD[2…0]:分别控制DAC的3位输出使能。默认为“000”输出使能。

DVIP:DVI PLL使能控制。默认为“0”,为关闭,因此上电后此寄存器必须设置为“1”。

DVIL:DVI编码、串行转换、发送器使能控制。默认为“0”,为关闭。因此上电后该位必须设置为“1”。设置DVIP、DVIL为“11”,使DVI能正常输出。

2.2 像素数据控制[6]

设计中FPGA内部处理的视频为24位的宽度,即红、绿、蓝三色数据宽度[2]各8位,而CH7301C最多支持12位宽度输入,因此数据需要在FPGA内部进行转换才能输入该芯片。本设计通过配置CH7301C的IDF寄存器为0,选择芯片为12位多路复用RGB输入方式(24位色差,复用方案1),数据格式如表4所示。

注:IDF:0;格式:12bit RGB(12-12)

2.3 应用

文章介绍的设计电路已经在某型导航雷达显控终端[3]中成功应用,显示分辨率为1280×1024,显示画面清晰,更易于操作人员观察与操控。同时,因该电路的成功应用,其他目前正在研发的项目所用显示接口电路都采用了基于CH7301C的开发设计,显示分辨率有低的1024×768,也有最高支持的分辨率为1600×1200,经过实际测试DVI和VGA显示都比较清晰。目前该电路已成功应用在某型导航雷达显控终端中,DVI和VGA显示都比较清晰。

3 结束语

文章中介绍了一种基于CH7301C显示接口电路的设计,重点介绍该芯片的电源设计及PCB布线要求以及通过使用FPGA作为该芯片的控制器,实现了单芯片同时输出DVI和VGA两种信号。该电路设计简单,控制灵活方便,可应用于任何分辨率低于1600×1200的显示接口开发设计中。

参考文献

[1]翟尚礼,王文胜.对空雷达终端发展及其关键技术[J].指挥信息系统与技术,2011,2(5):78-80.

[2]董岩,耿杰,谭景信.基于OGR的雷达终端显示系统的设计与实现[J].计算机工程与设计,2009(19):4560-4563.

[3]Chrontel:CH7301C datasheet[EB/OL].http://www.chrontel.com/pdf/7301ds.pdf.[2010-03-17]/[2012-07-26].

[4]The I2 C bus specification V2.1[EB/OL].http://www.classic.nxp.com/acrobat_download2/literature/9398/39340011.pdf.[2000-01-1]/[2012-07-26].

[5]杨介生.虚拟I2C总线技术实现SAA7111的初始化[J].雷达与对抗,2005(3):60-63.

显示接口 篇10

传统的头 盔显示 / 瞄准系统 (Helmet Mounted Display and Sight System , HMDASS ) 是指头盔 显示器和 头盔瞄准 具组合起 来的系统 , 它既具有 头盔显示 器的功能 , 可以显示 笔划字符 和光栅图 像 , 也具有头 盔瞄准具 的功能 , 可以测量 和计算头 盔瞄准线 的位置[1]。 头盔瞄准 具确定头 盔瞄准线 ,用头盔瞄 准具产生 的信号驱 动在系统 中使用的 传感器 ,以使它指 向头盔同 一方向 。 来自传感 器的图像 显示在头 盔显示器 上 。 这样 ,通过头盔 瞄准具将 传感器耦 合到头盔 瞄准线 ,由传感器 产生的图 像通过头 盔显示器 显示给观 察者 ,从而形成 闭环系统 。

然而在现 代战争中 , 军事武器 的机动性 越来越强 , 单纯靠目 视来锁定 目标越来 越困难 ,并且需要 大量的计 算机运算 来提供精 度的保证 , 而事实上 , 使用者本 身的误差 使得系统 精度很难 高于5 mrad(RMS)。

头盔显示/瞄准系统 究其根本 是一个人 - 机交互的 系统 ,当前的头 盔显示/瞄准系统 已经发展 到 “ 所见即所 得 ” 的程度 , 为了更进 一步提高 系统性能 , 实现人机 同感 、人机合一 、人在回路 中 , “ 所思即所 得 ” 的人 - 机智能交互系统,本文设计了一种基于脑机接口(Brain-Computer Interface , BCI )[2]的头盔显 示/瞄准系统 。

在这个BCI系统中采 集了多种EEG信号 ,使用稳态 视觉诱发电位(Steady State Visual Evoked Potential ,SSVEP) 来快速选择打击目标,使用运动准备视觉诱发电位(Motion Onset Visual Evoked Potential , MOVEP ) 进行任务 分类 , 使用异步 运动想象 (Motion Image ,MI)[3]作为开关 , 实现自如 的EEG与传统控 制方式的 转换 。 实验验证 ,该系统具 有较好的 效果 。

1一种基于脑机接口的头盔显示/瞄准系统设计

针对脑电 信息获取 与解析的 脑机接口 技术研究 是人机协 同控制的 发展趋势 ,基于脑机 接口的头 盔显示/瞄准系统 设计的目 标旨在初 步实现人 机同感 、 人机合一 、 人在回路 中 ,“所思即所 得 ”的人-机智能交 互系统[4]。

其中多模 态BCI在线控制 系统以单 人多模态 人机融合 技术为基 础 , 以识别结 果和时序 为优化条 件 , 设计具有 自主更新 的任务分 配范式 ,通过构建 具有高效 的自适应 脑电信号 处理算法 以及实现 快速有效 的意识指 令编码及 通信 ,实现人机 智能融合[5]。 该系统工 作流程为 : 通过脑电 放大器采 集及记录 多模态脑 电信号 ;将原始脑 电信号进 行信号预 处理 ; 使用异步MI脑电信号 来识别任 务状态 ;根据任务 识别结果 判断信号 类型属于 指令编码 还是目标 编码 ; 针对目标 编码和指 令编码 , 使用SSVEP及MOVEP脑电信号 对应的特 征提取及 分类识别 算法 ; 将分类识 别结果转 化为指令 编码或者 目标编码 , 指令编码 可以对应 飞机各操 作指令 ,目标编码 对应雷达 锁定目标 选择 。 系统工作 流程如图1所示 。

( 1 ) 多模态脑 电信号采 集及记录

实验采用 美国Neuroscan公司生产 的64导EEG采集分析 系统进行 实验设计 和EEG信号采集 。 该系统包 括用于采 集EEG信号的Quik-cap电极帽 、Syn Amps2专用EEG信号放大 器 ,该采集系 统的精度 较高 。

( 2 ) 信号预处 理

由于脑电 信号具有 非线性 、 非平稳性 且易受干 扰的特点 , 单纯采用ICA分解得到 的IC在排序上 具有不确 定性 、 运算速度 较低等因 素 , 故采取伪 迹识别与ICA相结合的 预处理算 法 。

算法的基 本思想 : 记录各被 试主动眼 动的信号 , 选取有代 表性的眼 动信号的 空间分布 作为先验 知识 ; 求ICA分解出的 各个独立 成分的空 间分布与 先验知识 中眼动的 空间分布 的相关系 数 ,把相关系 数大于一 定阈值的 认定为眼 电伪迹 ; 再将这些 眼电伪迹 成分予以 去除 , 将得到没 有伪迹的 数据 。

( 3 ) 使用异步MI脑电信号 识别任务 状态

μ 、β 节律的ERD现象是目 前运动想 象分类算 法设计中 最主要的 特征之一 ,其基本原 理是人在 进行运动 或者想像 运动时 , 会导致相 应运动皮 层功能区EEG信号中 μ(8~14 Hz)、β(18~30 Hz)频段能量 的下降 。 当停止运 动或者想 象运动时 ,上述频段 能量则会 恢复 。 这种频域 能量的变 化一般称 为事件相 关同步与 去同步现 象 (Event -Related Desynchronization/Synchronization ,ERD/ERS)。 根据这一 原理 , 通过设计 合理的空 域滤波器 进行 μ、β 节律的ERD特征提取 与分类 , 以及通过 在线频谱 能量估计 进行 μ 和 β 节律频段 优化选择 , 实现两类 运动想像 任务的在 线异步检 测 ,可以识别 两种任务 状态 。

被试执行 运动任务 时的大脑 活动分布 如图2所示 。

图2中A为右手实 际运动 ,B为右手运 动想像 ,C为被试休 息 (实线 )与想象 (虚线 )条件下的 电压频谱 ,D为对应的r2频谱 。

( 4 ) 使用SSVEP来快速选 择打击目 标 , 使用MOVEP进行任务 分类

SSVEP具有明显 的周期性 特征 , 给受试者 提供一个 特定频率 的视觉刺 激时 ,将在视皮 层诱发出 频率跟随 特性的SSVEP信号 ,因此在枕 区记录到 的脑电信 号的功率 谱将在刺 激频率处 出现明显 的谱峰 。 试验研究 发现 , SSVEP频谱包含 有一系列 与刺激频 率成整数 倍关系的 频率成分 , 其中以基 频和二倍 频成分最 为显著 , 并可由此 设计基于SSVEP的目标选 择原型范 式 。系统提供 给受试代 表不同意 义的以不 同频率闪 烁的多个 方块图形 ,并通过脑 电信号频 率的检测 来确定注 视目标的 选择 。

典型的Motion-onset VEP信号包含3个主要的 信号特征 :P1、N2、P2。 N2主要出现 在60 ms~200 ms,是很显著 的信号特 征 , 产生于颞 枕区并与 顶叶皮层 区域相关 。 P2主要出现 在240 ms左右 , 其强度随 着视觉运 动刺激的 复杂程度 的上升而 上升 。

当被操控 人员注视 着目标模 块时 , 模块内的 可视目标 的短暂运 动会诱发 出MOVEP信号 , 其是与该 动作的开 始相锁定 关联的 ,其信号幅 值远大于 周围其他 模块信号 。 因此 ,EEG数据段里 包含有与 所选目标 的动作起 始时刻锁 定的MOVEP信号 , 其具有显 著的动作 相关VEP特征 。 通过VEP特征能够 找到操控 者在当前 状态下所 注视的任 务模块 ,从而确定 目标 ,给出结果 。

2系统实验与结果

2.1系统实验

2 . 1 . 1 SSVEP

实验流程 如下 : 操控者坐 于监视器 前1.2 m处 , 头戴实时EEG电极帽进 行EEG数据采集 。 监视器显 示一组频 率刺激图 像 , 实验开始 后 , 各频率块 以不同的 频率闪烁 ,同时要求 操控者在 一个实验 中集中注 意力观察 自己选择 的目标框 。

由于个体 的差异 ,在进行基 于SSVEP-BCI系统设计 之前 ,需要对操 控者进行 刺激频率 的选择 。 由于在频 率域上每 个操控者 可用的频 率并不是 太多 ,为了实现 多任务的 操控目的 , 在实验中 采用多频 序列编码 范式 , 其利用频 率在时间 尺度上的 置换完成 对SSVEP-BCI系统刺激模 块的编码,是一种周期性的直 接编码方案[6]。

多频序列 编码原理 如图3所示 。

2 . 1 . 2 MOVEP

MOVEP的刺激形 式如图4所示 , 4号位的一 条线从方 框右边向 左边快速 移动 , 在本系统 中 , 线从右到 左的移动 时间是250 ms。 若被试注 意线起始 出现的时 刻 ,那么在后顶部位的电极处便可记录到MOVEP特征信号。

由于被试 间的N200和P200的潜伏期 存在差异 , 为了优化 系统的性 能 , 根据双样 本t检验和ANOVA方法为每 个被试选 取最优的 时间窗 。 在优化后 的时间窗 内 , 按一定的 降采样率 提取特征 点 。

MOVEP时域信号 特征如图5所示 。

图5是从P3电极处采 集的EEG信号经过 叠加平均 后的信号 特征图 , 其中实线 代表目标 刺激的EEG信号 , 虚线代表 非目标刺 激的EEG信号 。

2.2实验结果

通过实验 验证SSVEP-BCI系统目前 达到的技 术指标为 :(1) 能实现对 屏幕上同 时出现的6种目标进 行区分选择;(2)控制精确度大于80%;(3)锁定时间约500 ms。

MOVEP - BCI系统目前 达到的技 术指标为 : ( 1 ) 能实现对 屏幕上同 时出现的6种任务进 行区分选 择 ; (2) 控制精确 度大于80%;(3)任务选择 时间约500 ms。

3小结