中频调制

关键词： 频谱 业务量 调制

中频调制（精选四篇）

中频调制 篇1

随着通信事业的发展, 信息传输量日益增加, 无论公用通信网还是专用通信网, 通信的业务量都在迅猛增长, 红外和光系统已出现局限性, 微波频谱也已经非常拥挤, 面临这样的局面, 毫米波通信以其得天独厚的优点得到各个领域的广泛应用。

毫米波波长短, 其设备体积小、重量轻、耗电小、机动性好, 在同样口径天线下, 短波长的毫米波能实现窄波束、低副瓣, 因而在目标跟踪和识别上能提供极高的精度和良好的分辨率, 同时窄波束还可提高系统的隐蔽性和抗干扰能力。可通过构建基于软件无线电原理的毫米波通用硬件平台将其系统化, 而基于软件无线电原理的毫米波硬件平台, 要求系统的各个组成部分具有可编程、灵活以及小型化的特点。在最大程度上实现该硬件平台的开放性、数字化、标准化和可编程化。数字上变频和下变频技术是构建毫米波通用硬件平台的关键技术[1,2,3]。基于此, 本文给出一种两次变频法的毫米波发射端上变频方案, 并利用Altera公司的Cyclone系列EP1C12F324完成基带数字信号处理, 实现对AD9857的控制, 在数字域完成基带数字信号的内插滤波、正交调制、D/A变换等功能, 实现70 MHz中频载波上的QDPSK调制。

1 毫米波发射机

发射机是毫米波通信设备中的重要组成部分, 其作用是将已调波经过变频、放大、滤波等处理后, 输送给天馈系统, 发向通信对方或转发中继站[4]。发射机的变频方案可分为两种[5]:直接变频法和两步变换法。直接变频法是将调制和上变频合二为一, 在一个电路里完成;两步变换法是将调制和上变频分开, 先在较低的中频上进行调制, 然后将已调信号上变频到较高的载频上 (毫米波频率) 。

直接变频法虽然简单, 但由于其承受功率限制, 电路不能有效地提供足够的输出功率和较大的动态范围, 并且其他谐波的电平会远高于所需的信号, 对滤波器和放大器的要求也非常高。两步变换法可减弱直接变频法的缺点, 并且对载波适应性强, 频率灵活性好, 合理的频率配置可有效地抑制各种杂散和变频过程中产生的谐波、交调分量, 提高系统的抗干扰性能。本方案采用两步变换法, 又由于系统工作在毫米波频段, 其工作频率比较高, 采用二次或多次的变频方案。

本设计要将70 MHz的信号上变频到31 GHz输出, 考虑到经过功率放大后的强发射信号泄漏对发射机性能指标将造成影响, 并且此时采用滤波器来提取输出信号非常困难, 代价昂贵, 因此采用两次变频的方法, 将中频信号调制后上变频到毫米波频段。设计方案如图1所示。

图1中, 基带信号经中频调制后得到70 MHz的中频信号, 中频信号经中频放大和低通滤波后与2.93 GHz混频得到3 GHz, 再将3 GHz与29 GHz混频得到31 GHz, 即利用混频上变频到毫米波频段。其中带通滤波器用于抑制边带噪声及倍频产生的干扰, 射频放大器用于补偿倍频损耗。对于第一本振为获得较高的频率稳定度、相位噪声指标和频率分辨率, 可采用混频锁相法设计。对于第二本振, 由于其频率达到29 GHz, 接近毫米波频段, 可采用微波锁相, 然后再倍频的方案实现。

2 中频调制方式选择

毫米波信道一般为非线性信道。主要是以数字恒包络调制为主, 非恒包络调制信号或多载波信号经过毫米波非线性信道时, 将导致频谱扩展或产生交调失真信号。带内失真分量会干扰调制信号, 产生矢量偏差, 影响调制精度, 使接收解调时的误码率增加;带外失真分量则会干扰邻近的信道。同时由于毫米波的功率放大技术成本较高, 功率输出有限, 毫米波信道是属于功率受限型, 在接收端应采用相干解调技术。因此在选择适合毫米波通信信道的调制方式时, 要注意以下几点[6,7,8]:

(1) 要注意它与系统在信噪比方面的匹配度, 要尽量使用在相同信噪比的条件下, 具有较低误码率的调制方式, 同时要考虑其频带的利用率;

(2) 要考虑其在非线性信道上性能的恶化量, 要尽量使用恒包络调制方式;

(3) 要分析其抗衰落的性能并考虑采用适当的措施予以补偿。

数字通信系统中主要有ASK, FSK和PSK三种基本的调制方式, 对目前常用的调制解调方式进行性能比较, 可得出, 在调制方式的实现方面, 2PSK/2DPSK设备简单、抗干扰能力强, 对衰落信道和非线性信道的适应能力强, 但频谱利用率不高。2FSK设备简单, 对衰落信道和非线性信道的适应能力强, 但其频谱利用率和抗干扰能力都比2PSK/2DPSK差。4PSK/4DPSK的频谱利用率是2PSK/2DPSK的两倍, 抗干扰能力与后者一样。设备复杂程度只有少许增加, 对衰落信道的适应能力适中, 对信道的线性指标要求也不太高。8PSK与4PSK/4DPSK相比, 具有更高的频率利用率, 但设备复杂程度有所增加, 对信道的衰落和失真特性也比后者敏感, 需要采取一定措施来改善性能。

在抗噪方面, PSK性能最好、DPSK次之, 其三是FSK, 而ASK性能最差。但是, PSK系统的性能虽然优于DPSK系统, 可它容易出现“相位模糊”。从系统的频带利用率来看, PSK和ASK比FSK占据更窄的信道带宽, 即PSK和ASK更有效, 所以从抗噪声性能和提高信道带宽利用率角度来看, PSK是所有二进制键控方式中最优的一种。

通过以上分析, 由于QDPSK的频谱利用率高于BPSK等方式, 而抗噪声性能要高于8PSK, 16QAM等, 且工程实现简单, 成本较低, 因此本设计选用QDPSK调制方式。

3 数字正交上变频器选择

数字上变频器主要是对输入数据进行各种调制和频率变换, 即在数字域内实现调制和混频。表1给出了具有代表性的数字上变频器HSP50215, GC4114和AD9857[9,10,11]三种芯片的性能比较。

在比较了3种芯片的杂散性能和频率分辨率等性能参数的基础上, 可得出 AD9857的工作频率最高, 由于集成的高速直接数字合成器输出频率要小于系统时钟的43%, 因此输出频率范围最大。此外AD9857内部的14位高性能高速数/模转换器, 可提高系统的集成度和稳定度。综上所述, 本文采用AD9857实现毫米波系统数字上变频。

4 中频调制设计

本设计采用基于DDS技术的正交上变频器AD9857与FPGA相结合的方案实现70 MHz中频的QDPSK调制。系统框图如图2所示。

由图2可知, 基于EP1C12F324的FPGA主要实现基带信号处理、FPGA与AD9857的串口通信、FPGA与AD9857的并口通信和时钟控制设计。

信源首先经串并转换将输入的单路串行数据转换为双路并行数据, 经过串并转换产生的数据速率减半, 再经过“差分编码”转换为相对码, 通过并口送入AD9857进行绝对调相。在FPGA与AD9857串口通信中, 当CS为低电平时, 开启AD9857的串口, FPGA通过SDIO将控制字发送给AD9857, 设置AD9857的工作方式, 当CS为高电平时, 关闭AD9857的串口, 串口通信仿真如图3所示。在FPGA与AD9857的并口通信中, 当TXENABLE为高电平时, 通过PDCLK读取FPGA中的14位并行数据送入AD9857, 当TXENABLE为低电平时, 关闭AD9857的并口, 并口通信仿真如图4所示。

40 MHz晶振为EP1C12F324提供系统时钟;经FPGA八分频后通过SCLK送入AD9857中, 作为串口通信时钟;经AD9857内部PLL倍频器五倍频后, 作为AD9857的内部系统时钟。

AD9857工作在正交调制模式, 14位并行I/Q数据分成两路交替输入, 经过CIC滤波器, 可编程内插器后送入正交调制器。DDS核产生正交本振信号到正交调制器, 分别与I/O信号相乘后相加或相减, 产生正交调制信号。最后通过14位DAC转变为正交调制的模拟信号输出。

5 结 语

采用AD9857和FPGA相结合的方法实现了中频调制, 由于AD9857采用了直接数字频率合成技术, 消除了由模拟调制所引起的相位、增益的失衡和交调失真。该设计简化了系统结构, 降低了成本, 提高了系统的性能和可靠性。同时提出了一种采用两次变频的上变频方案, 此方案降低了毫米波滤波器的设计难度, 减弱了功率放大后的强发射信号泄漏对发射机性能指标造成的影响。

摘要：通信事业的发展使得频率低端无线频谱已十分拥挤, 同时对大容量、远距离、高可靠性提出较高要求, 毫米波以其频段宽、空间分辨率高、干扰和截获概率低等特点被应用到各个领域。在研究毫米波发射机原理的基础上提出一种采用两次变频法的上变频设计方案, 将中频70 MHz上变频至31 GHz, 并利用FPGA完成了基带数字信号处理, 控制AD9857实现了中频调制设计。

关键词：毫米波,上变频,FPGA,AD9857

参考文献

[1]金龙.W频段接收机前端研究[D].成都:电子科技大学, 2006.

[2]徐荧.毫米波上变频器及其本振倍频链[D].成都:电子科技大学, 2006.

[3]李桂萍, 徐军, 罗慎独, 等.Ka波段全集成收发组件研制[M].北京:电子工业出版社, 2005.

[4]甘仲民, 张更新, 王华力, 等.毫米波通信技术与系统[M].北京:电子工业出版社, 2003.

[5]陈兴华.毫米波卫星接收机收发射频电路设计[D].成都:电子科技大学, 2007.

[6]余勇.毫米波通信数字调制解调器的研究[D].南京:南京理工大学, 2004.

[7]陈俊, 苏凯雄, 黄小玉.毫米波雷达前端系统设计[J].现代电子技术, 2008, 31 (17) :37-38, 41.

[8]南利平.通信原理简明教程[M].北京:清华大学出版社, 1999.

[9]Texas Instruments.GC4114 QUADtrasmit-chip chip datasheet[EB/OL].[2010-04-24].http://www.datasheet.eeworld.com.cn/part/154676-TI.

[10]Intersil.HSP502l5 datasheet[EB/OL].[2010-01-07].http://www.datasheet.eeworld.com.cn/part/127545-IN.

一种新型数字化中频调制解调器设计 篇2

近年来随着软件无线电技术的快速发展, 结合高性能的模数转换器 (ADC) 、数模转换器 (DAC) 和大容量现场可编程门阵列 (FPGA) 器件的应用, 使得体积小、功耗低、重量轻的调制解调器实现成为可能。该方案设计了一种新型的采用数字化中频架构的调制解调硬件平台, 减小了模拟中频部分的电路规模和设计难度, 采用模块化设计, 便于各部件升级维护。在保证技术指标的前提下, 尽量减小设备体积和功耗, 从而实现了一个小型化的具有高度灵活性的卫星调制解调器开发平台。

1 总体设计

调制解调器是一种全双工通信设备, 包含调制器和解调器2个相互独立的功能单元。为满足某型卫星通信便携站的设计使用需求, 采用数字化中频架构的硬件方案, 通过采用大规模FPGA芯片及高集成度的模拟器件使得硬件平台体积这一重要指标符合整机要求。

软件采用重加载方式完成多种通信模式的灵活实现。在FPGA中对中频采样后数据完成解调前的数据预处理。通过设计传输帧结构的方式解决应用低密度奇偶校验码 (Low Density Parity Check, LDPC) 编译码时的低门限解调问题。

设备的软硬件设计均充分考虑通用化、模块化和标准化的“三化”要求。

1.1 硬件设计

对中低数据速率调制解调而言, 传统设计方案多采用零中频调制解调技术。其调制解调均使用模拟电路器件实现, 优点是基带部分算法实现简单, 实现时所需的FPGA资源较少, 对FPGA容量要求较低。缺点是中频电路复杂, 中频模块的体积与功耗均较大, 同时其杂散、相位噪声和载漏等指标不易调整。零中频方案中频模块的调试需要基带调制解调单元板卡提供测试输入信号来配合, 不利于设备批量生产。

软件无线电技术的快速发展以及电子元器件性能和集成度水平的迅猛发展为数字化中频方案的实施提供了较好的基础。

基于数字化中频技术的调制解调器实现方案构成框图如图1所示。

由图1可见, 经由接口转换后的数据经过信道编码后再送至中频调制模块, 直接调制到中频频率f1, 中频调制模块包含星座映射、基带数字成形滤波器和数字重采样模块等处理单元。频率为f1的信号再经由变频模块变换至需要的频率范围。在接收端, 中频输入信号首先经由变频模块变换至固定频率f2, 在f2频率直接进行中频采样, 采样后数字信号在FPGA内进行后续处理。其中预处理模块包含数字下变频、自动增益控制 (AGC) 、数字重采样和匹配滤波等处理。基带解调算法 (定时恢复、载波恢复) 和信道译码等处理与零中频方案类似。

该数字化中频调制解调硬件实现方案主要优点有:

① 可靠性、一致性好。中频采样使得中频单元只需要进行变频处理。数字化处理不需要模拟器件在中频上进行正交调制解调, 有效避免了模拟器件不一致带来的正交两路信号幅度不平衡的问题。

② 集成度、灵活性高。中频模块减少了正交调制解调电路后, 体积大幅缩减。信号处理完全由高集成度的FPGA实现, 针对不同传输体制, 实现算法可以进行灵活配置。同时便于系统更新升级。

③ 模块化设计便于测试生产。中频变频模块为独立处理模块。输入输出指标易于测试, 基带调制解调电路与中频变频模块可以单独调试。有利于硬件故障的分离及大规模批量生产。

1.2 软件设计

软件设计首要问题是解决软件架构的设计问题。

以调制解调器中常用的编译码为例, 其编译码方式包括卷积编码、维特比 (Viterbi) 译码、里德-所罗门 (Reed-Solomon, RS) 编码和LDPC等。各种编码方式中LDPC占用的FPGA资源最多, 其次为卷积编码Viterbi译码、RS编译码。当设计要求同时具备上述3种编码功能时, 将3种编译方式同时在单片FPGA中实现时会出现芯片逻辑资源不够用的情况。

配合LDPC使用的低门限解调算法与配合RS编译码使用的解调程序也不相同, 整合这2套解调程序在单片FPGA中实现时也会出现芯片逻辑资源不够用的情况。这时采用重加载的方式可以较好地解决该问题。

重加载是指设备根据监控设置参数不同而自动加载相应FPGA程序的过程。重加载时的不同程序可以并行设计和调试, 程序之间不会互相影响。应用程序重装载技术时需重点解决不同模式切换时的监控控制问题。由一种模式切换到另外一种模式时, 程序重加载完成后, 速率、频率、编码和调制等参数均为未接收命令的初始状态。解决方法为设计监控协议的帧结构, 使得监控单元可以检测到各个单元的命令参数接收情况, 当检测到程序重加载后自动重置相应的参数。

2 需解决的问题

在应用数字化中频方案后, ADC和DAC芯片均工作于较高的时钟频率, DAC的工作时钟频率可能会达到800 MHz。时钟信号的质量直接影响整机的杂散和相位噪声等中频指标和误码率指标。考虑到某些应用时收发中频信号需外馈10 MHz时钟信号, 还需设计专门的时钟分路电路。解决高质量时钟设计问题是数字化中频方案实施的重要前提。

中频采样技术为数字化中频方案的关键技术之一。中频采样技术的性能会直接影响解调器的误码率指标。

在卫星通信中, 降低解调门限具有重要的意义。卫星通信中采用低门限解调技术和LDPC等高效编码技术后, 不但可以采用高阶调制提高卫星转发器的带宽利用率、增加链路余量以提高传输链路的抗干扰能力, 还可以在传输速率一定的情况下, 支持更小的用户站型, 提高站型的机动能力。LDPC能够在极低Eb/N0值情况下实现准无误码的性能。这就要求解调器必须在低信噪比条件下捕获和跟踪信号, 这对解调器的解调同步设计提出了严峻的挑战。

3 关键技术

3.1 时钟设计

对时钟设计可分为10 MHz源设计、采样时钟电路设计和采用时钟频率设计3个方面。时钟电路设计框图如图2所示。

10 MHz源设计时器件选择恒温晶振, 时钟稳定度要求优于2×10-8。10 MHz信号经过先放大后分路后分别为时钟管理芯片和变频模块提供参考时钟源, 分路后的时钟信号可为L或者S频段外馈10 MHz时钟信号。对时钟的放大电路需格外谨慎, 通过采取合理设计并切割PCB的电源层和地层, 在放大器周围布置耦合接地过孔等措施避免放大器自激。

由于直接进行中频采样, ADC和DAC的采样时钟频率均较高, 采样时钟的性能对解调器影响较大。时钟抖动和相位噪声的恶化会引起整个ADC的信噪比的下降。该方案选用稳定度较高的时钟源配合专用时钟管理芯片来产生驱动ADC和DAC的采样时钟。所选的AD9516时钟管理芯片可以提供多路低抖动、低相位噪声的时钟信号。

时钟设计的架构确定后, 通过配置时钟管理芯片可以分别调整DAC和ADC的采样时钟频率。确定采样时钟频率后即可确定f1和f2的具体数值。为了保证设备整体的性能指标达到设计要求, 例如要求输出杂散优于-50 dBc/4kHz, 必须保证在f1频率的信号杂散优于-50 dBc/4kHz并留有一定裕量。f1和f2频率的选择还需要与变频模块统筹考虑, 以70 MHz设备的发送端为例, 确定输入频率f1和输出的频率范围52～88 MHz后即可确定变频模块的本振频率范围, 这时需要计算并确保其7次以内的组合频率干扰落在带外。

3.2 中频采样技术

中频采样技术除了使得设备中频模块体积大幅缩小外, 突出优点还包括可灵活对信号进行处理。可对36 MHz带宽进行中频采样, 采样后的数据在FPGA内部可对36 MHz带宽内的多个载波信号同时并行处理。

解调器f2为390 MHz时中频采样处理的信号处理原理框图如图2所示。

图3中采样时钟固定为120 MHz, 中频采样后的信号经过数字下变频和低通滤波后, 变换至零中频。之后需要使用数字重采样技术实现固定的ADC采样时钟和随符号率变化的符号时钟2个时钟域的数据转换。转换后数据的定时恢复和载波恢复等后续信号处理与零中频方案处理方式类似。在调制端同样会用到数字重采样技术。通过合理设计内插同步环路的参数及内插处理精度可以将数字重采样误差对系统的影响控制在允许的范围内。

总体上看, 数字化中频方案是以适当提高软件复杂度为代价大幅降低硬件复杂度。不同性能的数字重采样算法占用的FPGA资源情况不同, 串行架构的重采样算法占用FPGA逻辑资源较少, 同时能达到的吞吐率也较低, 并行架构的重采样算法吞吐率大幅提高但占用的FPGA逻辑资源较多。应用中需要结合具体指标要求在系统性能和硬件资源开销之间进行平衡。

3.3 低门限解调技术

在LDPC性能所决定的低信噪比情况下, 载波的直接捕获和跟踪会变得非常困难 (相位检测增益变得很小) , 因此一般采用辅助捕获跟踪的技术手段达到可接受的解调器性能。如DVB-S2规范中为解决8PSK在低信噪比情况下的相位检测增加了一个特殊符号来帮助解调器捕获和跟踪。这种方式使调制器和解调器的设计上都会变得复杂。采用高阶调制方式时, 需要通过设计辅助捕获跟踪手段及改进解调捕获跟踪算法来解决低门限解调问题。

在该方案中采用串行导频辅助的方式来解决低门限的解调问题。传输帧结构中插入串行导频会导致符号速率的变化, 因此会增加硬件实现的复杂度 (主要是时钟处理部分) 。该方案在设计串行导频的帧结构时综合考虑了下列原则:

① 由于插入信息造成符号速率变化的比率便于时钟锁相环的设计;

② 对不同调制方式, 帧格式通用;

③ 插入的导频信息可用于快速傅里叶变换 (FFT) 频率校正和载波环路跟踪;

④ 设计的帧结构考虑一定的可扩展性;

⑤ 由于插入组帧信息带来的性能损失控制到0.3 dB以内。

4 性能测试结果分析

应用该数字化中频方案的调制解调器模块尺寸为宽16 cm, 长23 cm, 重量小于0.6 kg, 功耗小于20 W。该模块支持卷积编码、RS编译码和LDPC等编译码方式。经过测试典型参数下的误码率测试结果如表1所示。

与零中频实现方案相比, 数字化中频实现方案体积大幅缩小, 同时重量、功耗等指标也都较适合高度集成化的使用要求。测试结果表明其各种模式下误码率性能均满足设备指标要求。

5 结束语

上述数字化中频调制解调器硬件设计较零中频方案大幅简化。中频采样使得多路载波同时处理成为可能, 大规模FPGA的应用也为更灵活有效的算法实现提供了硬件基础。该方案另一突出优势在于其性能一致性较好, 后期调试工作量较小更适合批量生产。

采用该方案设计的L频段调制解调器模块已经成功应用于某型卫星通信便携站的研制, 有效降低了便携站的体积与重量。

参考文献

[1]杨小牛, 楼才义.软件无线电原理与应用[M].北京:电子工业出版社, 2001:115-121.

[2]塔特尔比.软件无线电技术与实现[M].北京:电子工业出版社, 2004:46-57.

[3]吴继华, 王诚.ALTERA FPGA/CPLD设计 (高级篇) [M].北京:人民邮电出版社, 2005:21-22.

[4]张丽娜, 潘申富.数字重采样误差对解调性能的影响分析[J].无线电工程, 2011, 41 (2) :19-20.

[5]CORP A.Cyclone III Device Handbook[M].USA:AlteraCorp., 2008:224-226.

中频调制 篇3

目前, Ka频段卫星已经投入使用, 由于Ka频段信道带宽为1.6 GHz, 所以要求调制解调器带宽也为1.6 GHz。通常在C和Ku频段的卫星通信系统中一般采用L频段接口的调制解调器, 其信道带宽一般为500 MHz, 由于信号带宽的不同L频段调制解调器已经不能直接在Ka频段的卫星通信系统中使用, 必须加上下变频器, 这无疑增加了系统复杂度和成本, 降低了系统可靠性。因此研制适用于Ka频段的S频段调制器对Ka频段卫星通信具有重要意义。S频段调制器中频单元是S频段调制解调器中的关键组成部分, 在此主要讨论一种S频段调制器中频单元实现方案。

1S频段调制器中频单元的组成与特点

如今宽带正交调制芯片已经得到大量使用, I、Q基带信号和频综经过正交调制芯片混频即可输出所需要的中频信号。因此为了简化方案, S频段调制器中频单元采用直接变频方案。采用这种方案的优点之一是可以避免多次变频方案所产生的组合杂散, 优点之二是可以简化S频段调制器中频单元硬件设计;缺点是频综和链路实现起来较为困难。因为采用直接正交调制, 所以要求频综的输出频率带宽为1.6 GHz, 并且要求频综以100 kHz步进, 同时还要达到卫星通信的相位噪声输出要求, 因此小步进输出和低相位噪声输出是频综设计的难点。由于S频段调制器输出中心频率较低而相对带宽较宽, 而指标要求对输出功率的准确度和输出端口的回波损耗提出了较高的要求, 所以链路的宽带幅频响应和输出端口的回波损耗是设计上的一个难点。另外, 载波关断和本振泄漏也是一个设计难点, 因为随着频率的升高, 频率的空间泄漏更加严重, 屏蔽不好以及印制板的走线不合理, 都会导致本振源信号泄漏到输出端口。

S频段调制器中频单元原理框如图1所示, 它主要由小步进频综和链路两部分组成。基带信号经过低通滤波器滤除杂散后和小步进频综通过正交调制芯片混频输出S频段的中频信号, 然后经过数控衰减器调节功率后输出, 再经过低通滤波器滤除二次谐波后经过一个射频开关, 并经过放大器补偿增益后输出。

2关键单元的设计与实现

2.1中频链路设计及仿真

调制中频链路设计时存在以下几个难点:

① 载波关断。载波关断是指对输出载波信号的关断能力。由所选用的正交调制芯片资料可知, 它对载波信号具有53 dB的关断能力, 这远远不能满足指标要求, 因此链路上还必须加上一级射频开关, 射频开关有40 dB的隔离度, 所以理论上载波关断能达到93 dB。但是实际测试时发现, 当频率大于3.2 GHz时, 载波关断只能到-67 dBm左右。经过分析, 链路上调制芯片、数控衰减器、射频开关和放大器使用同一电源供电, 而芯片体积很小, 芯片的电源引脚和控制引脚离载波信号很近, 因此载波信号通过电源线、控制线耦合到了输出端, 这就导致了载波关断不满足指标要求。因此印制板布线时在电源线、控制线上加上串联电感和对地的去耦电容, 减少载波信号之间互相串扰, 以满足指标要求;

② 本振泄漏。本振泄漏是指本振信号泄漏到调制芯片输出端的大小, 它主要由I、Q信号的直流偏置, I、Q 差分信号的不平衡性, 本振和射频的隔离度差以及本振信号的空间辐射等因素造成的。为了降低本振泄漏首先要保证I、Q基带信号平衡和直流偏置一致。本振和射频的隔离指标一方面是由调制芯片自身指标决定, 另一方面与印制板布线同样有很大关系, 通过优化印制板的走线以及在适当的地方并联去耦电容和串联电感可以减小线路耦合带来的影响。屏蔽盒体设计一定要合理, 最好将本振信号和正交调制芯片之后的电路严格隔离开来, 这样可以降低本振信号的空间辐射;

③ 幅频特性。调制芯片选定后整机带内输出功率准确度主要由调制芯片之后的链路部分的幅频特性决定, 良好的阻抗匹配可以改善链路的幅频响应。由于输出信号相对带宽较宽, 达到了50%, 并且要求小型化设计, 不可能对每个芯片的输入输出都进行良好的阻抗匹配, 所以只能在选择器件时尽量选择宽带以及端口驻波较好的器件来改善幅频响应;

④ 输出回波损耗。改善输出端口回波损耗最简单的方法是在器件的输出端口上添加一个n dB的衰减网络, 理论上回波损耗可以改善2n dB, 例如在输出端口增加一个3 dB的衰减网络, 回波损耗会相应改善6 dB。但是经过试验发现, 在S频段内, 添加一个3 dB及3 dB以上的衰减网络回波损耗仅仅改善4 dB左右, 整机测试时, 回波损耗只能到-10 dB, 不能满足指标要求。这是因为, 当频率大于2 GHz, 电阻的寄生效应影响较大, 故不能单纯的通过这种方法来改善输出端口的回波损耗。设计时, 运用ADS软件对放大器输入输出端口阻抗进行优化, 最终输出端口回波损耗优于-15 dB, 满足了设计指标要求;

⑤ 杂散。由于采用直接变频方案, 因此不会像采用二次变频那样产生组合杂散, 但是由基带信号和小步进频综带来的杂散仍然不可忽略。要降低整机杂散, 必须保证小步进频综在1.6 GHz带宽内杂散低于50 dBc, 同时必须保证基带信号在0～1.6 GHz内杂散信号也要低于50 dBc。对于中频单元来说, 有必要在基带信号输入和调制芯片之间加上低通滤波器, 以滤除基带信号的带外杂散。

基于以上几个难点, 链路部分采用了如图1所示原理框图。链路由正交调制芯片、数控衰减器、射频开关和放大器几个部分组成。图2为链路部分幅频特性仿真结果。

输出端口回波损耗仿真结果如图3所示。仿真结果表明, 在2.4～4 GHz带内波动小于2 dB, 输出端口回波损耗小于-20 dB。

2.2小步进频综设计与仿真

小步进和低相位噪声输出是频综设计难点。由锁相环的原理可知, 由式 (1) 计算环路带宽内的相位噪声, 环路带宽外的相位噪声取决于压控振荡器 (VCO) 的相位噪声。

PN=Phase Noise Floor+10lgFPD+20lgN。 (1)

芯片的基底噪声 (Phase Noise Floor) 为-219 dBc/Hz, 如果采用整数分频, 鉴相频率 (FPD) 为100 kHz, 输出频率为4 GHz时, 则N为40 000。若环路带宽取30 kHz, 由式 (1) 计算出环路带宽内的相位噪声为-77 dBc/Hz, 不满足-83 dBc/Hz @ 10 kHz的要求。从式 (1) 可知, 要实现低相位噪声输出, 必须提高FPD, 降低N值, 但是相应的频率步进也变大。小步进输出和低相位噪声输出是一对矛盾, 二者无法兼顾。

针对以上情况, 必须采用小数分频的锁相环。它可以在较高的鉴相频率下, 实现较小的频率步进。例如:当鉴相频率为10 MHz时, 可以实现100 kHz的频率步进。在低相位噪 声输出的同时, 实现较小的频率步进。但是小数分频相应的带来杂散的恶化。可通过减小环路带宽, 抑制小数分频的杂散, 使之满足指标要求。

通过ADIsimPLL软件对锁相环仿真, 当环路带宽为20 kHz时, 仿真结果图4所示。

从仿真结果可知, 在频偏10 kHz时的相位噪声约为-87 dBc/Hz @ 10 kHz, 满足设计指标要求。同时小数分频产生的杂散约为-50 dBc, 满足设计的小步进输出和指标要求。因此, 同时实现了100 kHz低相位噪声输出, 达到了设计目的。

2.3测试结果

含有该中频单元的S频段调制器已在多个工程中应用, 经测试各项性能均达到或优于指标要求。当输出频率为3.2 GHz时杂散优于-50 dBc, 相位噪声优于-86 dBc/Hz@10 kHz, 载波关断优于-100 dBm, 输出端口回波损耗优于-15 dB, 整个带内输出功率波动小于3 dB。

3结束语

通过对一种S频段调制器中频单元的设计方法介绍, 对其中的关键电路进行了分析并给出了仿真与测试结果。由于S频段调制器中频单元频率高、相对带宽宽, 在实现上各项指标相互牵连, 因此需要综合考虑各种因素才能使整体设计达到最佳。采用本方案设计的S频段调制器性已经在工程应用, 结果表明性能稳定, 满足工程需求。

参考文献

[1]ROHDE UL, NEWKIRKDP.无线应用射频微波电路设计[M].刘光祜, 张玉兴, 译.北京:电子工业出版社, 2004.

[2]张厥盛, 郑继禹, 万心平.锁相技术[M].西安:西安电子科技大学出版社, 1994.

[3]高桂友, 朱学祺, 蓝登武.地球站微波收发信机[M].北京:人民邮电出版社, 1988.

中频调制 篇4

1 技术参数

超声部分: (1) 载波频率: (800±5) k Hz正弦波。 (2) 包络脉冲频率:100 Hz连续脉冲包络波为正弦波, 50Hz间断脉冲, 工作比为1︰1。 (3) 声强输出:0.25~2.25W/cm2, 分9挡可调, 每挡改变0.25 W/cm2。

调制中频电部分: (1) 载波频率:分2 Hz、4 Hz、6Hz三挡可调, 波形为正弦波。 (2) 包络脉冲频率:100 Hz连续调制, 包络波为正弦波;50 Hz间断调制, 工作比为1:1。 (3) 波形变换:连调、间调和全波、正、负半波组合可得6种波形。 (4) 输出电流:当负载为500Ω时, 半波形的额定输出电流为30 m A, 全波形电流加倍。

输出波组变换:超声的两种工作状态与调制中频电流输出的6种波形组合并同步叠加输出可得12种波组。

电源电压:220 V 50 Hz。

2 设备原理

CZT-3正弦调制超声中频电同步治疗机原理见图1。

3 电路原理

3.1 调制中频部分

(1) 振荡电路:采用RC桥式振荡器, 由BG1、BG2二级阻容耦合低频放大器和RC串并联选频网络组成。其中W1和500Ω电阻串联来实现频率微调, 使振荡器工作在4 k Hz。R21采用RR527A热敏电阻, 它随温度升高电阻变小, 从而自动稳定振荡幅度。 (2) 前置放大电路:主要由BG3, BG4, BG5和B1组成, 该级将振荡电路输出的信号放大。前置放大器与功率放大器之间, 采用变压器耦合进行阻抗变换的。 (3) 功率放大与调幅电路:本级由B1, BG6, BG7和B2组成乙类推挽功率放大电路。由B1耦合到BG6, BG7基极的正弦波信号, 由两管交替工作放大后, 再经B2输出至下一级。其调幅电路由变压器B3, 整流器BG13和分压器W4所组成。通过改变BG6, BG7的集电极电压, 以达到调幅目的, 其调制深度由W4来控制。 (4) 稳压电源:采用串联型负反馈稳压电源。

3.2 超声部分

(1) 振荡电路与换能器:以电子管G为振荡管构成互感回授式振荡电路。G的板极接地, 阴极接一700 V高压, LC振荡电路置于板地之间, 可产生800 k Hz的电振荡, 波形为正弦波。因电声换能器接于振荡回路中, 所以振荡电压加到压电晶体Q的两端后, 根据逆压电效应, 则由Q将800 k Hz的电振荡转换为800 k Hz的超声波输出。 (2) 调幅电路与电流指示:超声工作状态由K5选择。电流表指示振荡电路的电流, 供治疗时参考。

4 故障与检查

4.1 调制中频部分

4.1.1 保险丝烧断

(1) 多数是BG6或8G7击穿。由于Ec=20 V, 工作时BG6、BG7两只管的反向电压较高, 若使用中负载未接好或输出旋钮未至零位, 均可造成击穿现象。修理时, 如换上一只保险丝仍烧断, 则应取下BG6、BG7检查。 (2) C10电解电容电太大或BG13桥式整流组合管坏, 也会引起保险丝烧断。检查时, 应断开供给振荡板上的电源线, 即让稳压电源在空载下开机, 如保险丝烧断, 多是C13漏电大或BG13损坏造成。

4.1.2 指示灯不亮, 机器无输出

需检查电源自插头至整流稳压电路, 在确定故障所在后排除。

4.1.3 电源正常无输出

首先确定有无中频振荡, 如无振荡, 则应检查RC桥式振荡电路各元器件。

4.1.4 振荡频率不准确

这是由于选频网络中的电阻、电容数值发生变化而造成的。通过调节电位器W1可以调整振荡频率。

4.1.5 输出不稳定

(1) 振荡管BG1反向漏电太大而造成工作点漂移, 必要时取下BG1, 在JT1型晶体管特性图示仪上检查, 如属管子问题, 应换新品。 (2) 输入电源电压低于l87 V, 即超过允许值时, 不能保证仪器正常工作, 也会出现输出不稳定现象。如输入电压正常, 但直流稳压器不能保证20 V直流电压输出, 也会造成输出不稳。检查时, 应先用万用表测量输入、输出电压, 发现异常的地方, 应及时修复。 (3) 输出线夹子和电极板接不良或由于包电极板的纱布干燥, 使导电不良, 也会引起不稳或跳动。

4.2 超声部分

除超声换能头外, 其余与一般高频电疗相似。具体检查方法超声治疗机部分。