数字电路分析论文

关键词： 分析

近日小编精心整理了《数字电路分析论文(精选3篇)》的文章，希望能够很好的帮助到大家，谢谢大家对小编的支持和鼓励。摘要：在当今的高速数字电路设计过程中，信号完整性问题的研究已经成为不容忽视的重要环节。而串扰问题则是影响信号完整性的重要因素，因此在电路的设计初期就要充分利用EDA软件进行仿真，充分考虑可能出现的问题，及时发现及时解决。

第一篇：数字电路分析论文

数字式控制器硬件的电路设计分析

摘要：POS机是目前我国开展商业运作过程中实行商品交易的主要设备用具之一，也是集成众多新型科学技术的设备之一。本文以POS机为研究对象，分析数字式控制器硬件的电路设计，了解设计POS机期间所采用的数字信号转换方法，期望能够进一步完善POS机这类数字式控制器元件中的数字信息。本文先讨论POS机这类数字式控制器硬件的总体设计方案，然后讨论数据处理器选型以及具体的电路设计情况。

关键词：数字式;控制器硬件;电路设计;POS机

前言：

数字化控制器是 POS机核心运作系统的重要组成部分，其在系统中接收到顾客的信息通过数字信号转变成电路控制信息反馈给后台。结合目前数字化控制器的功能进行分析，利用功能框架结构完成 POS机核心运转系统控制器整体的设计。

1 POS机电路设计总体方案

在设计POS机这类数字式控制器硬件中的电路时，需要遵从电路控制要求中的信号切换要求，除了要完成电路信息整合，也要做好控制输出。此时，控制设备才能在执行电信号的各项操作以后，重新定义输出控制的相关信息。当然，整个过程可以融入数字信息转换方式来达到信号转换的目的，因此，POS机的控制电路设计可以直接与数字信号处理融合起来，搭建数字处理模块[1]。如图1所示为智能式手持POS机控制电路设计情况，从图中信息可以了解到，在确定好具体的数字处理模块以后，为了保证数字模块能够快速处理电路中的信号转换，实现POS机的各项功能，还需要配合其他的辅助模块，以模拟量输入电路和数字量输入电路等多种方式来辅助电路信号信息处理。

2 数据处理器选型

数据处理器是数字式控制器的核心，也是數字信号控制系统实现各个功能的主要载体，按照数字式控制器的功能特征，根据数字式控制器对数字信息的控制与采集状态，可以利用数字处理器实现对多种软件的操控，不同的算法控制不同的软件，呈现出数字式控制器的多样化和即时性特征[2]。数据处理器本身因多任务管理功能和多线程数据处理功能，需要设计人员在设计电路期间选择主频较高的存储芯片，该类型芯片能够满足数据处理器高效处理大量数据信息的需求。

3 通信电路设计

比较而言，由于串行式通讯集成电路拥有传输距离较远、设备运行速度平稳、材料成本低等优点，在许多电路设计中都被普遍使用。而目前所利用的串行式通讯总线设计技术对于POS机运作控制系统而言也十分关键，因为各种串行总线组成了POS机内部数据通信的关键操作设备，在通讯控制系统串行总线中起着难以取代的关键角色。而目前利用的串行式通讯总线对核心系统工程设计来说也十分关键，可以在较大程度上提高POS机与核心运转系统信号的传输[3]。在当次产品设计中一般选用并发控制线程较高的晶片，以便实现串行接口中电路结构的完整，同时使用隔离型设备向整体系统进行供电，以降低其他电子设备对该网络系统的影响。而整个的电路设计则分为主晶片和辅助晶片来实现，在不同电子设备的联合运行下，为辅晶片就能够完成对传输信息的控制。

4 输入模块电路设计

通过模拟电路信号传输就能够进行各种频率的变换，因此下面主要结合了模拟与数字信号的变换过程并加以分析。在模拟量不同的输入输出装置中，需要通过取样和信号模拟的方法来收集数据信号，同时根据各种通道结构的选择来判断其他的输入输出顺序，在取样完毕之后根据模拟电路的输出转换进行相关的运算。在对本次输出信息的监控流程中，对数码信息的仿真转化与连接功能的完成是十分关键的，而且一定要根据对数码信息的连接仿真转化功能完成信息的分配。在进行了这些试验之后，还需要进行对某些信号的输入或输出信号滤波，和对输入变频信号的调节。在进行了上述运算之后，按照的传感器动作，在输入直流电流与电压变化时分别加以控制。再经过运算，选择了适当的电流进行对输出信号和传感器动作的控制，从而使直流电流转量改为正常电压，并在最后变成了数字信号输出。直流通信的控制在完成与数字信号的转换之后，可以利用连接方式进行载波抑制，从而起到了阻断其他信息的效果。

5 输出模块电路设计

5.1 模拟量输出电路设计

模拟量输出电路信息的抑制，同时也需要采用线程较高的电子抑制芯片，这种芯片可以使用并行总线控制的总线技术来实现信息的变换，进而实现输出信号的效果。辅助芯片在完成辅助电压变换的同时，也需要进行对特定输出电压的限制变换。它们根据数字信息的输入输出功能，进行对直流电路输入输出的模拟信号量控制。对进入或出口电平所代表的数字信息而言，其也需要采用相关的硬件设计来进行针脚引线的设定。而直流电路信息则同时地也需要满足采用并联的电平输出设备实现插针间的连线。

5.2 数字量输出电路的设计

对于数字量输出控制的电路来讲，它在最大程度上就能达到信息分离的效果。而输出电路的控制器，也就能利用反向运算来实现电平的输入输出，并利用感光二极管的表现方式来显示出来。输出电平就能在与集成电路中阻值的联系下实现对应的导通效应，从而产生对应的最低电平值。在这种状况下就能实现大数量信息的内部传递以及对各种信息的外部执行动作，这对于目前POS操作系统的设计工作而言十分关键，因为有助于完成对其内部工作体系的监控。另外针对辅助模块的设计而言，能够使用计时装置完成对各种接口动作的执行，同时确保其内部存储信息没有遗漏，以及完成对这些数据的离线查询。

结束语

本文主要结合对国内外某些POS机系统的基础设计电路信息进行系统分析研究，从数码集成电路的输入输出设计原理来探讨总体设计方法的可行性，再研究其基础方案设计的可行性以及根据模拟数字信息与不同频率变换后的电路信息进行信号的输入输出与控制。数字处理器所带来的高可靠数据处理方法已逐步运用于POS机系统方案设计中，并引起社会普遍关注。

参考文献

[1]夏欢，陈世元. 基于DSP电动汽车交流系统控制器的硬件设计[J]. 2021(2013-3)：85-88.

[2]张东莹. VHDL硬件描述语言在数字电路设计中的应用研究[J]. 电子制作，2021(6)：3.

[3]黄祺晟，杨纪明，周章文，等. 航空发动机数字式电子控制器综合测控系统设计[J]. 空军工程大学学报：自然科学版，2020，21(4)：6.

作者：王健　邸小坤

第二篇：高速数字电路的串扰问题分析与仿真

摘要：在当今的高速数字电路设计过程中，信号完整性问题的研究已经成为不容忽视的重要环节。而串扰问题则是影响信号完整性的重要因素，因此在电路的设计初期就要充分利用EDA软件进行仿真，充分考虑可能出现的问题，及时发现及时解决。文中给出了串扰在Altium Designer中的仿真波形，从仿真结果可以清楚的看到采取不同的解决方法，串扰噪声改善的效果不一样，因此在实际工程中要根据电路设计的具体需求采用合理的最佳解决方案。

关键词：串扰；Altium Designer；信号完整性

1 概述

高速数字电路系统中，电路功能越来越复杂，而导致的信号频率的升高，布局布线密度的加大，PCB板层数的增多等诸多因素，都会引起各种信号完整性问题。在这种情况下，电路设计的关键因素不仅仅是信号的互连了，如何解决好信号完整性问题就显得更加重要了。信号完整性是指信号通过信号线传输后仍能保持完好，保持其正确的逻辑功能功能和时序而未受到损伤的一种特性[1]。在各种信号完整性问题中串扰现象是普遍存在，且对电路影响比较大的。

2 串扰产生的原因

在信号频率越来越高的数字电路设计中，经常会有串扰现象的产生。信号串扰（Cross-talk）是在电气上没有连接的信号线之间，产生的电磁耦合现象，一条信号线上的电压或电流可以通过互感和互容耦合到相邻的信号线上[2]，即对相邻的传输线产生了不期望的干扰噪声。这个串扰噪声从攻击对象上以耦合电压或耦合电流的形式，交叉耦合到牺牲对象上，表现在只要有一信号线上有信号流通，PCB板上与这条信号线相邻的其他网络上就会感应出耦合电压或电流信号。

如图1，设A点的信号为干扰源，则D点的接收器就为被干扰对象，A、B之间的传输线L就是攻击线，则C、D之间的传输线P就是牺牲线。随着PCB板上信号线间的几何距离越来越小，加之时钟速度的不断升高，这种耦合越剧加大，信号间的干扰噪声就会更加明显。

当攻击线上有变化的信号从源端传向负载端时，攻击线上会产生一个时变电磁场，牺牲线将包括在这个电磁场里面，变化的电磁场在牺牲线上就会产生感应的电信号。这个感应电信号会分别向牺牲网络线的近端和远端两个方向传播，如图2，朝近端传播的串扰称为近端串扰；另一个向远端传播的串扰称为远端串扰，。

串扰都产生于信号变化的一瞬间，远端串扰是攻击源对牺牲源的接收端产生的影响，表现为一个尖端脉冲，持续时间等于攻击信号的跳变时间tr[3，4]，但对于远端串扰，产生的容性串扰和感性串扰两者的方向相反长度相同，基本上是可以相互抵消的。

而近端串扰是攻击源对牺牲源的发送端产生的干扰，与干扰信号的方向相反，近端串扰的容性和感性部分具有相同的极性，并与干扰信号的极性相同，脉冲宽度等于两倍的串扰线的延时2tr，因此它们相互叠加而不是抵消，表现为一个长脉冲。

3 串扰噪声的抑制方法

串扰在高速数字系统中存在是非常普遍的，而且对电路性能的影响也很大，降低串扰最有效的是减少干扰源与被干扰线之间的耦合度，增加信号走线间的距离，减小耦合长度[5]。但是对于当今高速系统的设计，PCB板的密度已经越来越大，仅靠增加信号线间的距离改善串扰已经基本达不到要求了。因此主要可以从下面几个方面考虑改善：

1）尽可能地减少相邻网络线间的平行长度，如果条件允许最好能把相互间可能产生影响的传输线放在不同层间走线，而且相邻两信号层的走线方向尽可能垂直。

2）通过端接，如RC交流端接、上下拉电阻、串联端接等各种端接方法，使传输线两端阻抗与传输线阻抗匹配，可以大大减小串扰的幅度。

3）对于目前密度越来越大的多层PCB板来说，信号层与电源层之间都是用电介质填充的，这个电介质层的厚度直接影响着传输线特征阻抗，在满足特征阻抗的条件下，应使电介质层尽可能薄，这样加大了传输线与参考平面间的耦合度，也就相当于减少了与相邻传输线的耦合。因此减小层间介质厚度，同样可以改善串扰现象。

4）多层PCB板都包含若干个信号层和电源层，一般是通过信号层和电源层叠放顺序来构成标准的微带传输线和带状传输线。对于同样厚度的电介质层，带状传输线的串扰要小于微带传输线的串扰[5]。因此在高速系统中，尽可能使用带状传输线进行PCB布线。

4 基于Atium Designer10的串扰仿真分析

下面就以一个某FPGA电路为例来分析一下串扰抑制的仿真效果。在Atium Designer10中，做好一切准备工作之后，在PCB编辑器中，执行【tools】/【signal integrity】命令，信号完整性分析窗口，如图3所示。

对电路中的产生干扰噪声可能性比较的网络进行重点分析，选中待分析的网络标签，如“A12、A13”等等，点击向右箭头或者双击导入到窗口右侧待分析列表中，在圖3分析窗口右侧Net下，选中A12，点击右键设置A12为攻击源，单击窗口右下角的Crosstalk Waveforms命令，进行串扰情况分析，没有采取任何抑制措施的串扰波形如图4，可以看出在牺牲信号线A13上存在着很大串扰噪声，最大串扰噪声幅度可达30mv左右。

在图3信号完整性分析窗口右侧可以选择各种端接策略，如串联端接、RC交流端接、上拉或下拉电阻端接、二极管端接等等，每种端接方式可以设置不同的端接阻抗，来减小串扰所带来的影响，图5为采用各种端接后串扰仿真结果，每种端接方式分别选了两种不同的阻抗。从波形上可以看出，（a）、（b）两种端接方式对串扰几乎起不到任何抑制作用，甚至有的更糟了，（c）、（d）两种端接方式对串扰噪声都有不同程度的抑制，即使同一种端接方式，阻抗不同，抑制噪声的效果也是不一样的。如：RC交流端接，电阻选择170欧，电容4nF，串扰噪声最大值从30mv可以降低到低于20mv。在实际工程中，设计者可以参考波形分析，根据实际噪声容限的要求[3，6]信号摆幅小于的5%原则，综合多方面因素考虑选择合适的阻抗值和合理的端接方式。

5 结束语

串扰噪声对高速电路系统性能的影响不容忽视，电路能否长期稳定的工作，在很大程度上取决于PCB设计的合理性。对目前要求都越来越高的电路系统，设计初期都必须要综合考虑各方面因素，合理布局布线，经过严密的仿真验证，及时发现问题及时解决，降低开发成本，缩短产品上市时间。

参考文献：

[1] 王渊峰， 戴旭辉. Altium Designer10电路设计标准教程[M]. 科学出版社， 2013：253-280.

[2] 陈伟， 黄秋元. 高速电路信号完整性分析与设计[M]. 北京： 电子工业出版社， 2009：64-97.

[3] 崔玉美. 基于Protel2004的信号完整性分析与研究[J]. 实验室研究与探索， 2010（11）：38-40.

[4] 曾铮， 郑建宏. 高速PCB板设计中的串扰问题和抑制方法[J]. 电子设计应用， 2006（4）：81-84.

[5] 陈思思. 信号完整性中的串扰分析[J]. 武汉理工大学学报， 2005（10）：17-20.

[6] 高海宾， 辛文， 胡仁喜等. Altium Designer10从入门到精通[M]. 北京： 机械工业出版社， 2014：234-246.

作者：崔玉美

第三篇：关于CMOS数字电路低功耗的层次化设计分析

【摘 要】随着科学技术的不断进步，芯片上已经可以集成非常多的管子，同时电路规模也在不断扩大，工作效率也在不断提升当中。这样就会促使芯片在实际应用过程中的功耗不断增长，在这种背景下，低能耗已经逐渐成为电路在设计过程中的要点。本文针对COMS数字电路低功耗的层次化设计进行分析，为电路功耗的降低提供有效保障。

【关键词】CMOS数字电路;低功耗;层次化设计

在当前科学技术不断进步和快速发展的背景下，有很多领域的发展势头都比较良好。在这种大环境背景下，电路规模越来越大，同时计算机网络技术、无线传感网络的不断推广和利用，促使电路在实际应用过程中，对其提出了更高的要求。电路在实际应用过程中，要逐渐朝着低功耗方向发展，这也是现阶段电路在设计过程中的新趋势。在具体设计过程中，由于各种不同类型的抽象层次，对电路的功耗会产生不同程度的影响，所以在这种背景下，可以将层次化的设计方法科学合理的应用其中，这样有利于针对电路低功耗提出有针对性的措施。

1 CMOS数字电路低功耗

1.1漏电流功耗

在数字电路的实际应用过程中，其本身在热载流子方面，会受到客观因素的影响，导致其出现漏电流的问题。导致这一现象出现的根本原因是由于其通过反偏二极管的用，从漏级直接流入到衬底的位置上，在整个过程中，会涉及到PMOS反偏电流等。

1.2短路功耗

在CMOS数字电路的实际应用过程中，由于其整个规模不断扩大，导致其在实际应用过程中，在很多方面都会受到影响，特别是短路功耗的出现，将会直接导致ZMOS的功耗无法得到有效的降低[1]。短路功耗一般是指在具体输入切换的时候，会出现PMOS、NMOS两者的同时导通，这样就会在实践中逐渐形成直流短路通路，进而引发严重的功耗问题。

2 CMOS数字电路低功耗的层次化设计

2.1工艺层次

在针对CMOS数字电路低功耗进行层次化设计的时候，要结合实际情况，从多个不同角度和环节出发，这样不仅有利于保证层次化设计的作用充分发挥出来，而且还能够实现对数字电路低功耗的有效控制。在具体操作过程中，可以从工艺的角度出发对其进行分析，由于考虑到低功耗技术的种类比较多，所以在选择的时候，可以结合实际，这样不仅有利于促使阈值的电压可以得到有效控制，而且还能够通过与其他特殊工艺的有效结合，保证实现工艺层次的低功耗控制。与实际情况进行结合之后，发现减少电源电压可以实现电路功耗的有效控制。但是需要注意的一点就是，在具体操作过程中，如果阈值电压处于不变的状态下，那么电路的整个速度就会受到影响[2]。所以在这种背景下，要结合实际情况，尽可能减少阈值电压，但是并不是阈值电压越小越好，一般要将其控制在0.3V至0.1V之间就可以。

与此同时，在具体操作过程中，还要利用一些先进的工艺手段，这样做的根本目的是为了从中获取到比较小的管子尺寸。通过对这种类型管子尺寸的合理利用，不仅有利于促使快管电容可以得到有效减少，而且即使电源电压是处于不变的状态下，那么电路的整体功耗也可以得到有效的控制和降低。除此之外，还要与实际情况进行结合，通过对金属叠层布线的合理利用，这样可以从根本上促使芯片在实际应用过程中的面积得到缩减，而且还能够尽可能避免会使用到一些大范围的芯片连接。通过这种方式，不仅能够从根本上促使开关电容的数量可以得到有效减少，而且还有利于实现对电路功耗的有效控制。

2.2版图层次

在针对CMOS数字电路低功耗进行层次化设计的时候，可以从版图层次的角度出发，这样有利于保证其设计的有效性和针对性。版图设计在具体应用过程中，要结合实际情况，尽可能避免利用最小面积来容纳所有电路模块，这种目标已经不再适应于当前的实际情况。在这种背景下，要结合实际情况，对开关在频繁使用过程中的路径进行最短化的处理，与此同时，可以将开关活动作为主体，这样不仅有利于实现对布局的驱动，而且还可以在其中节约8%左右的功耗。通过对实际情况进行调查分析和研究，发现时钟树一般可以被看作是数字电路在日常运作过程中，在其中最大的负载网络[3]。通常比较良好的时钟树可以直接结合实际情况，生成相对应的算法，这样有利于尽可能避免时钟出现歪斜等问题，同时还能够避免其在实际应用过程中出现偏差或者是抖动等问题。现阶段在具体操作过程中，使用比较广泛的时钟树就是H网络。

2.3电路层次

从电路层次的角度出发，对低功耗进行设计的时候，其主要目的是為了实现对动态功耗的有效控制。在具体实施过程中，会涉及到很多方面的内容，比如电源电压等。由于开关在实际应用过程中所呈现出的功耗与电源电压之间的关系是二次方关系。所以在这种背景下，可以结合实际情况，通过对电源电压的减少，来实现对功耗的有效降低，这是一种最直接、同时也是最有效的方式。与此同时，如果是在阈值电压处于稳定不变的状态下，在针对各种不同类型电路模块进行具体供电的时候，会使用到符合实际要求的电源电压。这样可以结合实际，尽可能选择利用一些低的电源电压，这样有利于实现对功耗的节约和控制。

3结束语

CMOS数字电路在现阶段的发展过程中，必须要意识到低功耗设计的重要性，并且将其看作是自己未来的主要发展趋势。与此同时，通过对各种不同类型的层次化设计的合理利用，可以与低功耗技术进行有效结合。同时，在层次化设计过程中，可以从工艺、版图、以及电路这些角度出发，这样不仅有利于提出有针对性的设计方法，而且还能够保证CMOS数字电路在实际应用过程中的功耗可以得到有效控制。

参考文献：

[1]乔霖，李永红，岳凤英.基于ARINC 818机载航图单元视频辅助传输方案设计[J].电光与控制，2019，26(02)：93-96.

[2]魏东，王晓华.基于产品导向的逻辑综合设计策略分析与研究[J].中国集成电路，2018，27(11)：35-40.

[3]高华，李辉.14 nm工艺下基于CUPF的数字IC低功耗物理设计[J].电子技术应用，2017，43(09)：25-29.

(作者单位：天津国芯科技有限公司)

作者：王勇