数字抢答器(数字电路)

关键词： 抢答

数字抢答器(数字电路)（精选8篇）

篇1：数字抢答器(数字电路)

智力竞赛抢答器

一、本次课程设计目的

1．结合所学的数字电路的理论知识来完成数字电路课程设计。

2．在数字电路的课程设计中，熟悉数字电路的逻辑设计过程以及集成电路的使用。

3．学会利用一些没学过的IC来设计电路。4。学会用软件方法仿真电路。

二、本次课程设计安排

1、时间安排

略。

2、地点安排

S2403实验室。

智力竞赛抢答器 设计目的

（1）熟悉集成电路的引脚安排及使用方法。（2）掌握各芯片的逻辑功能及使用方法。（3）了解面包板结构及其接线方法。（4）了解数字抢答器的组成及工作原理。（5）熟悉数字抢答器的设计与制作。（6）学会用软件方法仿真电路。设计思路

（1）设计抢答器电路。

（2）设计可预置时间的定时电路。（3）设计报警电路。（选做）（4）设计时序控制电路。（选做）设计过程

3.1方案论证 数字抢答器总体方框图如图1所示。button，sw-spdt

图 1 数字抢答器框图

其工作原理为：接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于“开始”状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。3.2电路设计

抢答器电路如图2所示。

图2 数字抢答器电路

该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。工作过程：开关S置于“清除”端时，RS触发器的R端均为０，４个触发器输出置０，使74LS148的ST＝０，使之处于工作状态。当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出Y2Y1Y0010,YEX0,经RS锁存后，1Q=1，BI=1，74LS48处于工作状态，4Q3Q2Q=101，经译码显示为“5”。此外，1Q＝１，使74LS148ST＝１，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的YEX1,此时由于仍为1Q＝１，使ST＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将Ｓ开关重新置于“清除”然后再进行下一轮抢答。

定时电路如图3所示。由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计。

图 可预置时间的定时电路

报警电路如图4所示。由555定时器和三极管构成的报警电路如图4所示。其中555构成多谐振荡器，振荡频率fo＝1.43/[（RI＋2R2）C]，其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。

图报警电路

时序控制电路如图5所示。时序控制电路是抢答器设计的关键，它要完成以下三项功能：① 主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。

② 当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。③ 当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。图中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端ST。

图5的工作原理是：主持人控制开关从“清除”位置拨到“开始”位置时，来自图 2中的74LS279的输出 1Q=0，经G3反相，A＝1，则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则“定时到信号”为 1，门G2的输出ST=0，使 74LS148处于正常工作状态，从而实现功能①的要求。当选手在定时时间内按动抢答键时，1Q＝1，经 G3反相，A＝0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出ST=1，74LS148处于禁止工作状态，从而实现功能②的要求。当定时时间到时，则“定时到信号”为0，ST=1，74LS148处于禁止工作状态，禁止选手进行抢答。同时，门G1处于关门状态，封锁 CP信号，使定时电路保持00状态不变，从而实现功能③的要求。集成单稳触发器74LS121用于控制报警电路及发声的时间。

图时序控制电路

4系统调试与结果

（1）组装调试抢答器电路。

（2）可预置时间的定时电路，并进行组装和调试。当输人1Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。

（3）调试报警电路。

（4）定时抢答器的联调，注意各部分电路之间的时序配合关系。然后检查电路各部分的功能，使其满足设计要求。

5主要仪器与设备

集成电路： 74LS148—1片，74LS279—1片，74LS48—3片，74LS192—2片，NE555—2片，74LS00—1片，74LS121—1片。

电 阻： 510Ω—2只，1KΩ—9只，4.7kΩ—l只，5.1kΩ—l只，100kΩ—l只，10kΩ—1只，15kΩ—1只，68kΩ—l只。

电 容： 0.1uF—1只，10 uF—2只，100 uF—1只。三极管： 3DG12—1只。（3DG12为普通高频小功率NPN型硅(材料)三极管，特征频率100MHZ，集电极最大直流耗散功率0.7W，0.3A/20V。）

其 它： 发光二极管—2只，共阴极显示器—3只。

6设计体会与建议

6.1设计体会

通过这次对数字抢答器的设计与制作，让我了解了设计电路的程序，也让我了解了关于抢答器的基本原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。此外，本实验也可通过EDA软件MAX PLUSⅡ实现。通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。6.2对设计的建议

我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，还有关于检测芯片的方法。这样会有助于我们进一步的进入状态，完成设计。参考文献

[1] 康华光.电子技术基础[M].北京：高等教育出版社，1999年

[2] 彭华林等编.数字电子技术[M].长沙：湖南大学出版社，2004年 [3] 金唯香等编.电子测试技术[M].长沙：湖南大学出版社，2004年 [4] 侯建军.数字电路实验一体化教程[M].北京：清华大学出版社，北京交通大学出版社，2005年

[5] 阎石.数字电子技术基础[M].北京：高等教育出版社，2001年

1Hz脉冲发生电路

篇2：数字抢答器(数字电路)

一、实验目的

1、综合应用所学的数字电路知识，学会查找相关资料，针对设计提出的任务要求和使用条件，设计制作合理、可靠、经济、可行的电子产品。

2、培养学生独立分析问题、解决问题的能力。

3、培养严肃认真的工作作风和严谨的科学态度。

4、掌握PCB板的设计，完成电路连接和调试方法。

二、设计任务与要求

（1）当有某一参赛者最先按下抢答开关时，在数码管上显示相应的组序号，并伴有音响提示，此时抢答器不再接受其他输入的抢答信号。

（2）电路具有回答问题的时间控制功能，要求回答问题的时间≤100s(显示00~99)。时间显示采用倒计时方式。当达到限定时间时（显示器为00时），发出声响以示警告。

（3）要求电路主要选用中规模TTL或CMOS集成电路。（4）电源电压5~10V，由稳压电源提供不另行设计。

三、设计方案

根据设计要求，智力竞赛抢答器组成框图如图1所示，主要由六部分组成。

（1）抢答控制器。智力竞赛抢答器的核心，当任意一位参赛者按下开关时，抢答控制器立刻接受该信号，并使数码管显示相应的参赛者序号，共用的蜂鸣器发出声响，与此同时封锁住其他参赛者的输入信 号。若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。

（2）抢答输入电路。由6个开关组成，6人各控制一个，按下开关时相应的控制信号为低电平。

（3）清零装置。由主持人控制，它能保证每次抢答前使抢答器清零，避免电路的误动作和抢答过程中的不公平。

（4）显示、声响电路。显示电路由译码器和数码管组成，可以显示对应的参赛者序号和倒计时计数。声响电路由蜂鸣器构成，输入信号有抢答信号和“时间到信号”。

（5）计数、显示电路。该电路的作用是对抢答者回答问题时间进行控制，规定的时间小于或等于100S，所以显示装置应该是一个二位数字显示的计数系统。当主持人给出“请回答”指令后，从“99”倒计时，当记到“00”时，要能够驱动声响电路发出警告声。（6）振荡电路。振荡电路用来产生秒脉冲信号给192提供时钟信号。

四、电路设计

（1）抢答控制电路和抢答输入电路、清零装置如图2所示。由抢答按键、优先编码器74ls148、SR触发器74ls279组成。按键的输出端接74ls148的输入端，74ls148的功能表如表1，把I7端和I0端接高电平其余六个引脚接与按键相连，148的三个数据输出端（A2、A1、A0）和控制输出端YEx接SR触发器的的4个S端，触发器的A2、A1、A0再分别与译码器的A2、A1、A0相连接。

图2 S1由主持人控制，当主持人按下时，SR触发器的四个S输入端都是低电平从而使四个Q输出端都是低电平，数码管显示0，74Ls148处于工作状态。当S1弹起时，S1为高电平，即SR触发器的4个S输入端都为高电平，若有人按下时，按键的输出端给一个低电平（比如I1=0），使148的A2、A1、A0输出一个110~到001的编码（比如A2A1A0=110）且YEx输出一个低电平，A2A1A0输到SR触发器的S端，使触发器输出相应的编码（如0001），从而在数码管显示相应的按键序号（如1），同时Q4即SR触发器的13引脚输出高电平，把74ls148给锁住，再有其他按键按下已无效。

表1（2）倒计时电路如图3所示。该电路由两片74ls192和两个与门构成，由于是倒计时，所以CNT UP接高电平，主持人按下置数端时，192的P3P2P1P0（1001即9）送到Q3Q2Q1Q0端，当置数端没按下时，且“时钟开始走”信号到，时钟信号从与门的引脚5输入，因为定时信号未到时是高电平，所以时钟信号可以顺利的到达低位192的CNT DWN端，使192开始计数倒计时，当低位的减到0时，低位192的借位端输出一个低脉冲向高位192借1又开始从9往下减。

图3（3）振荡电路如图4所示，其中555构成多谐振荡器，振荡频率f＝1／〔（R2＋2R1）C1ln2〕，所以我们选R1为15K，R2为68K，C1为10u，由公式得f=0.95Hz。

（4）显示、声响电路如图5、6、7所示。显示电路由74ls48译码器和数码管组成。由SR触发器279的A2A1A0或者计数器192的Q3Q2Q1Q0接到译码器的A3A2A1A0端，Ds1、Ds2、Ds4为共阴数码管。声响电路如图7由蜂鸣器和一个与门电路、三极管组成，当“有人按下信号”或者“定时信号”到，与门输出低电平从而驱动PNP三极管饱和导通而是蜂鸣器发出声音。

图4

图6

图7

五、电路原理图与PCB图

七：制作与调试 1）选择好与器件，并认真测试元器件的参数。

2）将印制电路板的排版设计好。用两块合乎规格的电路板将电源及。抢答器电路分别焊接成一整体。

3）将电源和抢答器连接起来成一个八路抢答器成品。

4）通电并调试。

七、设计电路的特点和方案的优缺点

优点：该电路是由TTL集成电路和电阻电容构成的，功耗小且工作稳定，且该抢答器结构简单，实用性强，具有数据锁存功能，能应用于各活动中。

缺点：该电路输入分辨率低，当有人同时按下时是随机取值。

改进：可以换成分辨率更高的输入控制电路，比如用500kHZ的时钟信号去控制6个D触发器和6个与非门。

八、器件清单

74ls192两个、74ls48三个、74ls148一个、74ls08一个、74ls279一个、NE555一个、共阴数码管三个、s8550一个、蜂鸣器一个、10k电阻10个、15k和68k电阻各一个、10u电容两个、104瓷片电容一个、LED一个、按键9个。

九、参考文献

[1]康华光.电子技术基础模拟部分（第五版）[J].高等教育出版社.北京 [2]阎石.数字电子技术基础（第五版）[J].高等教育出版社.北京

十、心得体会

篇3：用数字电路实现四人抢答器

1.1 课题分析与研究

充分了解设计要求, 明确设计系统的全部功能、要求及技术指标;熟悉处理信号与控制对象的各种参数、关系和特点。

1.2 器件功能

(1) 74LS192计数器:输出由一片74LS192和BCD七段数码管显示器组成。信号脉冲通过74LS192的5端口输入, 然后74LS192开始计数进行加法运算。74LS247有四输入端, 七输出端, 输入端与计数器相连, 输出端与数码管显示器相连, 如图1所示。本次设计中, 除GND接地、输入输出端外, 其余端均接高电平。

(2) 发光二极管:由4个不同颜色的发光二极管, 每一个连接一个电阻并与地相连。

(3) 555定时器:振荡电路是循环彩灯的一部分, 电容充放电的速度决定了电路的振荡频率R1.R2.C决定了多谐振荡器的周期, 即决定了形成的方波的频率。为了得到频率更加准确的频率信号, 加入了电容和电阻, 其中电容为0.01微法, 电阻为47k欧姆。

555定时器内含一个由三个阻值相同的电阻R组成的分压网络, 产生1/3VCC和2/3VCC两个基准电压;两个电压比较器C1、C2;一个由与非门G1、G2组成的基本RS触发器 (低电平触发) ;放电三极管T和输出反相缓冲器G3。

1.3 构思总体设计方案

根据系统逻辑功能将系统分解, 画出系统的原理框图;确定框图间各种信号的逻辑关系与时序关系。任何复杂的数字电路系统都可以逐步划分成不同层次、相对独立的子系统。通过对子系统的逻辑关系、时序等的分析, 最后可以选用合适的数字电路器件来实现。将各子系统组合起来, 便完成了整个系统的设计。按照这种由大到小, 由整体到局部, 再由小到大, 由局部到整体的设计方法进行系统设计, 就可以避免盲目的拼凑, 完成设计任务。

2 方案实施

2.1 单元电路绘制与仿真

选择合适的数字器件, 应用DXP或其他EDA软件绘制各单元的逻辑电路图。标注各单元电路输入输出信号的波形。原理图中所用的元件应使用标准标号;电路的排列一般按信号流向由左至右排列;重要的线路放在图的上方, 次要线路放在图的下方, 主电路放在图的中央位置;当信号通路分开画时, 在分开的两端必须做出标记, 并指出断开处的引出与引入点。可能设计的单元电路不存在任何问题, 但组合起来后系统却不能正常工作。因此, 必须充分分析各单元电路, 尤其是对控制信号要从逻辑关系、正反极性、时序几个方面进行深入考虑, 确保不存在冲突。在深入分析的基础上通过对原设计电路的不断修改, 获得最佳设计方案。

抢答功能的实现过程如下:抢答前先清零, 1Q~4Q均为“0”, 相应的发光二极管DS4-DS7都不亮;1~4均为“1”, “与非”门U6A输出为“0”, 扬声器不响。同时, U2B输出为“1”, 将U8A打开, 时钟脉冲C可以经过U8A进入D触发器的CLK端。此时, 由于S3~S6均未按下, 1D~4D均为“0”, 所以触发器的状态不变。抢答开始, 若S3首先被按下, 1D和1Q均变为“1”, 相应的发光二极管DS4亮;, U6A的输出为“1”, 扬声器发响。同时, U2B输出为“0”, 将U8A封闭, 时钟脉冲C便不能经过U8A进入D触发器。由于没有时钟脉冲, 因此再接着按其它按钮, 就不起作用了, 触发器的状态不会改变。

报警功能由74LS74AN和SN74LS00N实现, 具体过程如下:当主持人按下抢答开关数码管在译码器247和LS192的基础上显示9, 此时由555提供脉冲, 每经过一个脉冲数码管上的数字减一, 当数码管显示0时在无人抢答的时候蜂鸣器鸣响, 同时发出信号锁住175, 因此再接着按其它按钮, 就不起作用了, 触发器的状态不会改变。若在数码管没有减到0时有人抢答, LS74会产生一个信号停止555再提供脉冲, 此时数码管会停止在0到9的某一个值, 从而实现限时抢答功能。

2.2 系统整体设计和仿真设计

在各单元电路设计的基础上, 用EDA软件把各单元电路连接起来, 画出符合软件要求的系统整体逻辑电路图。系统整体电路设计完成后, 对系统整体进行仿真, 验证设计的正确性。通过查阅数字电路器件手册或网络掌握所选电子元器件, 尤其是中大规模集成电路的性能、引脚定义以及封装形式, 明确各器件的输入端、控制端对信号的要求和输出信号的特点。

3 结果与结论

3.1 设计出的原理图:

3.2 实习结果

设计出原理图后, 经过Multisim 10.0仿真, 经过调试能够达到预期的目的数码管显示从9到0, 蜂鸣器鸣响, 一切正常, 可以实现预期想要达到的目的。经过一番努力, 终于得到PCB的初步图。制作出板子, 并把各个元件都焊接好, 通上+5V电压, 正常工作, 设计完成。

摘要：用74LS175N四D触发器来实现电路的四人抢答功能, 用555定时器控制计时从而实现当无人抢答时的报警功能, 在计时方面则用74LS192N计数器倒计时计数, 并用74LS247N来显示共阳极数码管的倒计时。其中, 74LS192N的预置数从高到低依次接1001 (对应的十进制数为9) , 其DWN端接高电平实现减计数。

关键词：555计时器,显示器,芯片,计数器

参考文献

[1]臧春华.电子线路设计与应用[M].北京:高等教育出版社, 2005.

[2]谢嘉奎.电子线路 (第四版) [M].北京:高等教育出版社, 2004.

[3]邱关源, 罗先觉.电路 (第五版) [M].北京:高等教育出版社, 2006.

[4]阎石.数字电子技术 (第五版) [M].北京:高等教育出版社, 2005.

篇4：数字电路开发板

“数字电路”是中职学校电工、电子、机电、信息、通信等专业的一门非常重要的专业课。在实际教学中，多数中职学校的教师们往往只是在黑板上进行电路分析和逻辑分析，实际效果非常抽象，学生难于理解和掌握有关知识点。目前，针对这门课程所用到的实验、实训设备，要么是实验箱，要么是实训桌。这些设备存在成本较高（数千元甚至上万元）、操作不够灵活等问题，一般条件不够好的学校都没有能力配备使用。在使用这些设备的学校中也普遍存在损坏严重、使用率不高等现象。更主要的是，这种实验箱、实训桌开发创新的功能不够强，基本上只能按部就班进行操作，对学生的创新思维培养极为不利，而且对学生的专业能力和动手能力培养的效果也不是很好，更谈不上让学生进行数字电路的开发。为解决这些问题，我经过不断查找资料，不断与学校老师、企业技术人员探讨，不断改进，最终设计出这种数字电路开发板。

开发板结构及工作原理实现过程

总体结构

完成后的开发板如图1所示。此开发板采用层叠结构，整个开发板分为主板和扩展板（可多块），扩展板可用4个螺丝固定在主板的上方。开发板的主板上设置了稳压电源、可调电源、信号发生、触发脉冲、BCD译码、数码显示、二极管显示、按键、开关等电路，扩展板上设置了众多的电子元件扩展接线柱或集成电路测试座。各电子元件的连接是通过固定在开发板上的铜鸡眼进行插按的，具有结实耐用、直观明了的特点。图1显示的是开发板上安装了1块NE555和1块CD4017集成电路以及几个阻容元件，安装了1个十进制闪烁电路。图1中，1块扩展板已经装在主板上，主板和扩展板也能分开放置。扩展板还可以进行多层构建。

电源电路

稳压电源、可调电源电路如图2所示。

三极管V101、V102、可控硅T、红色发光二极管LEDl以及电阻R101、R102、R103、R104、R105、R106、电容C103等组成过载保护、过载指示电路。三极管V101、V102组成复合三极管。平时可控硅T截止，复合三极管通过R101、R102得到电流而工作。当流过负载的电流达到300mA以上时，R105上的压降达到0.7V左右，导致可控硅T被触发导通，对应复合三极管截止，切断电源输出，同时红色LEDl发光指示。此时，只有先切断开关S101，对负载进行检查后，再闭合S101才能使电源恢复输出。电路中，三端稳压器7805内部具有过流保护、热保护和调整管安全工作区保护功能，由于保护措施完善，所以即便使用过程中发生输出端瞬时对地短路，也不会烧毁。二极管D101可确保外按的直流电源只能是上正下负。二极管D102可防止三端稳压器的输出端电压比输入端电压高。经过多次用导线对5V电源进行短路测试，过载保护电路每次均能可靠工作，确保5V电源安然无恙。通过调节RW101电位器的阻值，可改变0～5V的输出电压。

信号发生电路

用1块NE555时基集成电路和1块CD4069六反相器中的2个反相器，以及电位器、电阻电容等元件，组成脉冲信号发生电路。改变电位器阻值，可改变脉冲信号的频率。由于此脉冲信号是加给数字集成电路作为控制信号的，所需的负载电流很小，因此在脉冲信号输出端处设置了限流电阻，可有效防止学生因按线错误而导致开发板的损坏。

触发脉冲电路

用1块NE555时基集成电路和上文所述CD4069六反相器中的另外3个反相器，以及常开按钮、电阻电容等元件，组成触发脉冲发生电路。每按一次按钮，就可同时输出1个正脉冲、1个负脉冲。由于此脉冲信号是加给数字集成电路作为控制信号的，所需的负载电流很小，因此在脉冲信号输出端处按照与信号发生电路的相同处理方法，也设置了限流电阻，可有效防止学生因接线错误而导致开发板的损坏。

BCD译码与数码显示电路

BCD译码与数码显示电路如图3所示。

CD4511是1块用于驱动共阴极LED数码管显示器的BCD码7段译码器，具有BCD转换、消隐和锁存控制、7段译码及驱动功能。它能提供较大的拉入电流，可直接驱动LED显示器。开发板上设置了2组BCD译码、数码显示电路。每组电路都设计了4个BCD码输入插口及7个扩展输出插口。在输入插口和扩展输出插口处也都设置了限流电阻R401—404和R405R411，可有效防止学生因接线错误而导致开发板的损坏。

二极管显示、按键与开关电路

LEDI—EDl0发光二极管可作为数字集成电路输出高电平时的显示，LEDlI—ED20发光二极管可作为数字集成电路输出低电平时的显示。每个发光二极管电路中都串按有1个1的限流电阻，因此，无论学生如何错误接线也不会导致开发板的损坏。

按键电路中按键未按下时，输出为高电平；按键按下后，输出为低电平。按键与开关电路中同样设置有保护用限流电阻。

使用

使用时，不用其他任何电子元件，仅仅利用主板就可以进行有关555振荡、555触发延时、BCD译码、数码显示等电路的探究。

利用主板，外加相应的集成电路，可以进行有关数字集成电路以及555时基电路的实验验证、电路探究。

如果再利用扩展板，外加相应的电阻电容、晶体管以及集成电路等电子器件，就可以有效、方便地进行众多有关数字电路方面的电路设计、开发创新，有效实现行动导向教学、项目教学等。

例如可利用此开发板进行各种逻辑门电路包括与门、或门、与非门、或非门等的设计与创新开发，各种组合逻辑电路包括编码器、译码器、数码显示器、译码驱动器、数据选择器和数据分配器等的设计与创新开发，各种集成触发器包括基本RS触发器、同步触发器、边沿触发器等的设计与创新开发，各种时序逻辑电路包括寄存器、计数器的设计与创新开发，脉冲波形的产生、整形及其应用设计与创新开发，555时基电路及其应用设计与创新开发，等等。

项目特点及创新性

此开发板不仅能有效地进行数字电路的实验验证，更重要的是能有效地进行数字电路的创新开发。与传统的实验箱、实训桌平面化、符号化的形式不同，这种开发板是开放的，元器件以及它们的连接全部展现在学生眼前。这种开发板可用于常见的各种数字集成电路的教学实验和创新开发，输入/输出信号都能用发光二极管指示或数码管显示，具有功能较全、构造简单、价格低廉、体积小巧、不易损坏、开放直观、创新性强、易于推广等特点。教学中使用这种开发板，能真正实现理论与实践相结合，非常适合行动导向教学法、项目教学法和系统分析法的开展，对学生行动能力开发、关键能力培养非常有效，可以大大提高学生的实践能力、操作能力、创新能力和解决实际问题的能力。此开发板的优点和创新性体现在如下几个方面：

功能较全。几乎所有中职数字电路课程教学中讲到的电路都能进行实验、验证。

构造简单。只要具备当前一般中职学生的基础，都能很快熟练操作使用，顺利进行创新开发。

价格低廉。每套成本不到100元，一般的中职学校都能实现人手一套，确保行动导向教学法、项目教学法的顺利开展。

体积小巧。采用层叠结构，可以在较小的面积内进行更多的电路连接、电路设计。

不易损坏。多重的短路保护、限流保护，一改传统实训桌、实验箱的娇气，能有效防止开发板因线路按错而造成损坏。

开放直观。开发板上各部分的电路组成直观明了，而不必像传统实训桌、实验箱那样“暗箱操作”。

此开发板经过1年多在多个中职学校使用，感觉效果很好。对学生学习兴趣的培养、行动能力的开发，以及对实践能力、操作能力和创新能力的提高都非常有效。

该项目获得第27届全国青少年科技创新大赛科技辅导员创新成果物理教学类一等奖。

篇5：数字抢答器(数字电路)

大学四年的学习生活中，会遇到各种各样的竞赛，抢答器便成为了主要的工具之一。而现在的抢答器智能化越来越强，这必然会提高抢答器的成本。本抢答器与其他抢答器电路相比较成本低、制作方便，并且还有作弊显示功能。因此，这款四路抢答器摒弃了成本高、体积大、操作复杂等不足。我们采用了数字显示器直接指示，因而本抢答器具有显示直观，操作简单的特点。

二、主要功能及技术指标

抢答器的工作原理是用矩阵式键盘进行抢答。采用动态显示组号。主持人按下开始抢答键才可以抢答。主持人没有按下开始抢答按纽（P3.2），有人抢答则抢答违规，报警并显示组号，主持人按下开始抢答开关重新抢答。主持人按下开始抢答按纽（P3.2），蜂鸣响声提示，且数码管10秒倒计时（10秒内抢答有效），有人在10秒抢答，蜂鸣器响声提示并显示他的组号，3秒开始20秒倒计时（20秒内必须回答完问题）。20秒后主持人按下复位开关为下一题的抢答做准备。单片机最小系统、抢答按键模块（四位并行数码显示、1*4矩阵式键盘）、显示模块、抢答开关模块、蜂鸣器输出模块。

三、系统组成及原理

1、分图

四、软件

1、分配流程图

初始化开始

20秒回答问题时间到并响声提示调用读键子程序作为延时程序设定定时器初值并启动定时器中断条件是否满足Y开中断并响声提示NN读键盘是否有键按下Y调用显示抢答违规并报警子程序报警提示编号10秒抢答倒计时开始显示显示违规者编号是否有按键按下NY调用抢答者获得回答的子程序10到时中断并返回响声提示设定定时器初值并启动显示抢答者并且3秒后倒计时RET3

2、源程序

ORG 0000H LJMP MAIN ORG 0013H LJMP ESS1 ORG 0100H MAIN:SETB EA SETB EX1 SETB IT1;外部中断1初始化 L16:MOV P1,#0FFH MOV R2,#00H CLR P1.0 INC R2 JB P1.4,L0 LCALL DE0 L0:INC R2 JB P1.5,L1 LCALL DE0 L1:INC R2 JB P1.6,L2 LCALL DE0 L2:INC R2 JB P1.7,L3 LCALL DE0 L3:SETB P1.0 CLR P1.1 INC R2 JB P1.4,L4 LCALL DE0 L4:INC R2 JB P1.5,L5 LCALL DE0 L5:INC R2 JB P1.6,L6 LCALL DE0 L6:INC R2 JB P1.7,L7 LCALL DE0 L7:SETB P1.1 CLR P1.2 INC R2 JB P1.4,L8 LCALL DE0 L8:INC R2

JB P1.5,L9 LCALL DE0 L9:INC R2 JB P1.6,L10 LCALL DE0 L10:INC R2 JB P1.7,L11 LCALL DE0 L11:SETB P1.2 LJMP L16;读行列式键盘 ESS1:MOV 70H,#30D;外部中断1 MOV R7,#0CH CLR P3.0 S2:LCALL DELAY DJNZ 70H,S2 SETB P3.0;蜂鸣器提示开始抢答 MOV TMOD,#00010000B MOV R3,#0AH L20:MOV 55H,#14H L19:MOV TH0,#3CH MOV TL0,#0B0H;定时器1初始化 SETB TR1;启动定时器1 MOV A,R3 MOV B,#0AH DIV AB MOV DPTR,#TAB MOVC A,@A+DPTR MOV 53H,A CLR P2.4 MOV P0,53H LCALL DELAY1 SETB P2.4 MOV A,B MOVC A,@A+DPTR MOV 54H,A CLR P2.5 MOV P0,54H LCALL DELAY1 SETB P2.5 L18:JNB TF1,L18 CLR TF1 DJNZ 55H,L19 DEC R3 CJNE R7,#00H,D6

LJMP D5 D6:CJNE R3,#0FFH,L21 LJMP L22 L21:LJMP L20;抢答倒计时 L22:MOV 73H,#02D S5:MOV 70H,#20D MOV 71H,#20H CLR P3.0 S4:LCALL DELAY DJNZ 70H,S4 SETB P3.0 S6:LCALL DELAY DJNZ 71H,S6 DJNZ 73H,S5;抢答倒计时时间到声音提示 D5:RETI DE0:MOV DPTR,#TAB;抢答违规报警并显示抢答违规组号 MOV A,R2 MOV B,#0AH S10:MOV 72H,#20D MOV 73H,#10D CLR P3.0 S8:LCALL LCC DJNZ 72H,S8 SETB P3.0 S9:LCALL LCC DJNZ 73H,S9 DJNZ 71H,S10 L17:LCALL LCC LJMP L17 LCC:CLR P2.4 MOV P0,50H LCALL DELAY DELAY1:MOV P1,#0FFH;正常抢答读键 MOV R4,#250D W17:MOV R2,#00H CLR P1.0 INC R2 JB P1.4,W0 LCALL DE1 W0:INC R2 JB P1.5,W1 LCALL DE1 W1:INC R2 JB P1.6,W2 LCALL DE1 W2:INC R2 JB P1.7,W3 LCALL DE1 W3:SETB P1.0 CLR P1.1 INC R2 JB P1.4,W4 LCALL DE1 W4:INC R2 JB P1.5,W5 LCALL DE1 W5:INC R2 JB P1.6,W6 LCALL DE1 W6:INC R2 JB P1.7,W7 LCALL DE1 W7:SETB P1.1 CLR P1.2 INC R2 JB P1.4,W8 LCALL DE1 W8:INC R2 JB P1.5,W9 LCALL DE1 W9:INC R2 JB P1.6,W10 LCALL DE1 W10:INC R2 JB P1.7,W15 LCALL DE1 W15:SETB P1.3 DJNZ R4,W16 LJMP W18 W16:LJMP W17 W18:RET DE1:MOV P1,#0FFH;MOV 70H,#20D CLR P3.0 S3:LCALL DELAY DJNZ 70H,S3 SETB P3.0 SETB P2.0 抢答成功声音提示及回答问题时间20秒倒计时7

SETB P2.1 MOV DPTR,#TAB MOV A,R2 MOV B,#0AH DIV AB MOVC A,@A+DPTR MOV 56H,A MOV A,B MOVC A,@A+DPTR MOV 57H,A MOV TMOD,#00000001B MOV R5,#16H L32:MOV R6,#14H L31:MOV TH0,#3CH MOV TL0,#0B0H SETB TR0 CLR P2.4 MOV P0,56H LCALL DELAY SETB P2.4 CLR P2.5 MOV P0,57H LCALL DELAY SETB P2.5 CJNE R5,#14H,L34 LJMP L35 L34: JC L35 LJMP L30 L35: MOV A,R5 MOV B,#0AH DIV AB MOVC A,@A+DPTR MOV 58H,A MOV A,B MOVC A,@A+DPTR MOV 59H,A CLR P2.6 MOV P0,58H LCALL DELAY SETB P2.6 CLR P2.7 MOV P0,59H LCALL DELAY SETB P2.7 L30:JNB TF0,L30 CLR TF0 DJNZ R6,L31 DEC R5 CJNE R5,#0FFH,L32 MOV P1,#0FFH MOV 70H,#50D CLR P3.0 S7:LCALL DELAY DJNZ 70H,S7 SETB P3.0 MOV P2,#0FFH MOV R3,#00H MOV R7,#00H RET DELAY:MOV 51H,#10D;延时子程序 D0:MOV 52H,#248D D1:DJNZ 52H,D1 DJNZ 51H,D0 RET TAB:DB 3FH,06H,5BH,4FH,66H,6DH,7DH,07H,7FH,6FH END

五、分析

这次实训遗憾的是，我的实训材料是买的成品的板，没有自己去焊制自己的实训板，当然这节省了一些时间，但是，在原理图上确实也花费了一些时间。对于四路抢答器的程序方面，也有需要改进的地方，有很多的不合适的地方，比如，在违规抢答倒计时方面，当你违规抢答时，也会出现20秒的倒计时，和正常抢答的一样。所以，在以后的编程和调试过程中还应该注意这种小的毛病。

六、体会

本次实训使我对单片机有课更加深入的了解，以及对汇编语言的编程有了更进一步的体会，知道在编程的过程中会有大量的错误产生，一次一次的修改，有时真的比较麻烦。在最初读程序的过程中，也遇到过大量的程序读不懂，在编程的过程中，确实话费了很多的时间。

在此我非常要感谢的是各位知道老师不遗余力的指导，同样也非常感谢同学的帮助，在我不懂程序时帮助我完善程序。这次实训能够顺利的完成，当然与我个人的努力也是分不开的。

七、参考文献

[1]张鑫《单片机原理及应用》电子工业出版社2010年

[2]李泉溪《单片机原理与应用实例仿真》北京航天航空大学出版社 2009年

篇6：数字电路课程设计 数字钟

数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。

振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。

分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。

计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。

译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。

为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入220V的交流电就可以正常地使用了。关键词 数字钟 振荡 计数 校正 报时

目 录 设计目的...........................................................4 2 设计任务...........................................................4 3数字电子钟的组成和工作原理..........................................4 3.1数字钟的构成......................................................4 3.2原理分析..........................................................4 3.3数字点钟的基本逻辑功能框图........................................5 4．数字钟的电路设计..................................................5 4.1 秒信号发生器的设计...............................................6 4.2时间计数电路的设计................................................8 4.3译码显示电路.....................................................10 4.4正点报时电路的设计................................................12 4.5校时电路的设计....................................................13 5设计心得........................................................14 6参考文献.............................................................15

1设计目的

在学完了《数字电子技术基础》课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。

2设计任务

2.1设计指标

1．时间计数电路采用24进制，从00开始到23后再回到00； 2.各用2位数码管显示时、分、秒；

3.具有手动校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4.计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。5.为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号。2.2设计要求

根据选定方案确定实现设计要求的基本电路和扩展电路，画出电路原理图。

3数字电子钟的组成和工作原理

3．1数字钟的构成

数字钟一般由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路。3．2原理分析

数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。3．3数字点钟的基本逻辑功能框图

图1 数字钟的基本逻辑框图

4数字钟的电路设计

下面将介绍设计电路具体方案：其中包括电源电路的设计、秒信号发生器的设计、时间计数电路的设计、译码驱动显示电路的设计、正点报时电路的设计、校时电路的设计几个部分。

4．1 秒信号发生器的设计

晶体振荡分频电路石英晶体振荡电路 1．采用频率fs＝32768Hz的石英晶体。

D1、D2是反相器，D1用于振荡，D2用于缓冲整形。Rf为反馈电阻（10~100MΩ），反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态。C1是频率微调电容，改变C1可对振荡器频率作微量调整，C1一般取5~35pF。C2是温度特性校正用的电容，一般取20~405pF，电容C1、C2与晶体共同构成Ⅱ型网络，完成对振荡器频率的控制，并提供必要的1800相移，最后输出fs=32768Hz。

图4 石英晶体振荡电路

2．多级分频电路

将32 768Hz脉冲信号输入到CD4060（内部结构如图4－4）组成的脉冲振荡的14位二进制计数器，所以从最后一级Q14输出的脉冲信号频率为：32768/214 = 32768/16384 = 2Hz 如图6。再经过二次分频，得到1Hz的标准信号脉冲，即秒脉冲如图7。

图5 CD4060内部结构

图6 脉冲分频电路

图7 秒信号原理图

图8 晶体振荡及分频电路

4．2时间计数电路的设计

秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。采用10进制计数器74LS162来实现时间计数单元的计数功能，其为双2-5-10异步计数器，并且每一计数器均有异步清零端（高电平有效）。4．2．1“分”、“秒”六十进制计数器

选用两块74LS162采用异步清零的方法完成60进制。以“秒”计数为例：计秒时，将秒个位计数单元的QA与ＣＰ（下降沿有效）相连，将74LS162连接成10进制计数器，BＣＰA（下降沿有效）与１ＨZ秒输入信号相连，QD可作为向上的进位信号与十位计数单元的ＣＰA相连。秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６（0110）进制计数器，当十位计数器计到QD QC QB QA为0110时，同时对秒的个位和十位进行清0，另外QC可作为向上的进位信号与分个位的计数单元的ＣＰA相连。其具体连接图如图9ＣＰA相连，其具体连接图如图9。7

图9 六十进制计数器

4．2．2二十四进制计数器

同样可以选用两块74LS162采用异步清零的方法完成24进制计数 如图10。

图10二十四进制计数器

4．3译码显示电路

译码显示电路是将计数器输出的8421 BCD码译成数码管显示所需要的高低电平，我们采用阴极七段数码管，引脚如图11。

其则译码电路就应选接与它配套的共阴极七段数码驱动器。译码显示电路可采用CD4511BC-7段译码驱动器，其芯片引脚如图12。译码器A、B、C、D与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g即为驱动七段数码显示器的信号。根据A、B、C、D所得的计数信号，数码管显示的相对应的字型。其具体电路图如图13。

图11 阴极七段数码管

图12 芯片CD4511BC-7段译码驱动器引脚

图13 译码显示电路

4．4正点报时电路的设计

要求当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。即当时间达到xx时59分50秒时蜂鸣器开始响第一次，并持续一秒钟，然后停鸣一秒，这样响五次。在59分50秒到59分59秒之间，只有秒的个位计数，分的十位QD QC QB QA输出0101,个位QD QC QB QA 输出1001，秒的十位QD QC QB QA 输出0101均不变，而秒的个位QA计数过程中输出在0和1之间转。所以可以利用与非门的相与功能，把分十位的QC、QA ,分个位的QD、QA，秒十位的QC、QA 和秒个位的QA相“与非”作为控制信号控制与非门的开断，从而控制蜂鸣器的响和停。如图14。

图14 整点报时电路

4．5校时电路的设计

时钟出现误差时，需校准。校对时间总是在标准时间到来之前进行，分四个步骤：首先把小时计数器置到所需的数字；然后再将分计数器置到所需数字；在此同时或之后，将秒计数器在零时停计数，处于等待启动；当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。由此可知，校时电路应具有预置小时，预置分、等待启动、计时四个阶段，因此，我们设计的校时电路，方便、可靠地实现这四个阶段所要求的功能。

图15数字电子钟的计数校正电路

5设计心得

本次实验培养了我的团队合作精神，两人分工明确，我们一起处理实验过程中遇到的难题，在每连接好一个模块后，我们认真地检查电路，这样大大减少了实验出错的机率，为最后成功完成实验节省了不少的时间。

本次数字钟电路设计实验还做到理论联系实际，刚刚学过了数电这门课程，还没完全弄懂某些门电路的原理和用途，而此次课程设计恰恰提供了一个好机会，让我们从实践中加深了对所学知识的理解。参考文献

篇7：模拟电路与数字电路

数字电路是把模拟电路简单化，数据离散化

模拟电路模拟电路（Analog Circuit）：处理模拟信号的电子电路 模拟信号：时间和幅度都连续的信号（连续的含义是在某以取值范围那可以取无穷多个数值）。模拟电路:

电路中的元件(器件)动作方式属于线性变化的电路。通常著重的是放大倍率, 讯杂比, 工作频率等问题。常见如:变压电路, 放大器电路, 都是属于仿真电路。亦称为类比电路。比如你听收音机、看电视、打电话的时候从喇叭里听到的语音信号）的电路。相对应的是数字电路。但模拟电路是数字电路的基础，数字电路的器件都是模拟电路组成的.数字电路:

篇8：八路数字抢答器的电路设计

一、 电路设计总体原理

抢答器的目的是能够准确判断出第一抢答者的信号并将其锁存, 本设计实现这一功能采用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封锁, 即使其他组的抢答信号无效。第一抢答信号必须在主持人发出抢答命令之后才有效。当完成第一抢答信号之后, 用编码、译码及数码显示电路显示出抢答者的组别, 也可以用发光二极管直接指示出组别。并且要求在主持人没有按下开始抢答按钮前, 参赛者的抢答开关无效;当主持人按下开始抢答按钮后, 开始进行30秒倒计时, 此时, 若有组别抢答, 显示该组别并使抢答指示灯亮表示“已有人抢答”;当计时时间到, 仍无组别抢答, 则计时指示灯灭表示“时间已到”, 主持人清零后开始新一轮抢答。

二、 各模块电路设计方案

(一) 抢答电路设计。

抢答电路采用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能:一是分辨出选手按键的先后, 并锁存优先抢答者的编号, 同时译码显示电路显示编号 (显示电路采用七段数字数码显示管) ;二是禁止其他选手按键, 其按键操作无效。

(二) 定时电路仿真原理。

由节目主持人根设定一次抢答的时间, 通过预置时间电路对计数器进行预置, 计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计。一是通过十进制同步加/减计数器74LS192进行预置时间设置, 由555定时器构成多谐振荡器, 产生时钟脉冲, 进行倒计时。二是电路中设置一个A开关置于“闭合”, 显示器显示被置数30, 置于“断开”, 开始进行30秒倒计时。

(三) 控制电路设计。

时序控制电路是抢答器设计的关键, 它要完成以下三项功能:一是主持人将控制开关拨到“开始”位置时, 扬声器发声, 抢答电路和定时电路进入正常抢答工作状态。二是当参赛选手按动抢答键时, 扬声器发声, 抢答电路和定时电路停止工作。三是当设定的抢答时间到, 无人抢答时, 扬声器发声, 同时抢答电路和定时电路停止工作。

根据上面的功能要求设计的时序控制采用两个与非门来实现, 门G1的作用是控制时钟信号CP的放行与禁止, 门G2的作用是控制74LS148的输入使能端 。

控制电路原理图如图1所示, 主持人控制开关从“清除”位置拨到“开始”位置时, 一会使得锁存器的输出Q=0, 经G3反相, A=1, 则时钟信号CP能够加到74LS192的CPD时钟输入端, 定时电路进行递减计时。同时, 在定时时间未到时, 则“定时到信号”为 1, 门G2的输出=0, 使74LS148处于正常工作状态, 从而实现功能①的要求。当选手在定时时间内按动抢答键时, Q=1, 经 G3反相, A=0, 封锁 CP信号, 定时器处于保持工作状态;同时门G2的输出=1, 74LS148处于禁止工作状态, 从而实现功能②的要求。当定时时间到时, 则“定时到信号”为0, G1的输出=1, 74LS148处于禁止工作状态, 禁止选手进行抢答。同时门G1处于关闭状态, 封锁 CP信号, 使定时电路保持00状态不变, 从而实现功能③的要求。

三、结语